阵列除法器_原创精品文档.pdfVIP

课程设计报告

课程设计名称：计算机组成原理课程设计

课程设计题目：阵列除法器的设计

院（系）：

专业：

班级：

学号：

姓名：

指导教师：

完成日期：

目录

第1章总体设计方案

1.1设计原理

1.2设计思路.

1.3设计环境

第2章详细设计方案

2.1顶层方案图的设计与实现

2.1.1创建顶层图形设计文件

2.1.2器件的选择与引脚锁定

2.1.3编译、综合、适配

2.2功能模块的设计与实现

2.3仿真调试

第3章编程下载与硬件测试

3.1编程下载

3.2硬件测试及结果分析

参考文献

附录（电路原理图）

I

--

第1章总体设计方案

1.1设计原理

阵列除法器的功能是利用一个可控加法／减法(CAS)单元所组成的流水阵列

来实现的。它有四个输出端和四个输入端。当输入线P＝0时，CAS作加法运算；

当P＝1时，CAS作减法运算。可控加法／减法(CAS)单元的逻辑电路图如图1.1

所示。

图1.1可控加法／减法(CAS)单元的逻辑图

CAS单元的输入与输出关系可用如下一组逻辑方程来表示：

S＝A⊕(B⊕P)⨁C

iii

C＝(A＋C)∙(B⊕P)＋AC

i＋1iiiii

当P＝0时，就得到我们熟悉的一位全加器(FA)的公式：

S＝A⊕B⊕C

iiii

C＝AB＋BC＋AC

i＋1iiiiii

当P＝1时，则得求差公式：

S＝A⨁B⨁C

iiii

C＝AB＋BC＋AC

i＋1iiiiii

其中B＝B⨁1。

ii

在减法情况下,输入C称为借位输入,而C称为借位输出。

ii＋1

1