数字钟设计 课程设计.pdf

东北石油大学

课程设计

课程硬件课程设计

题目数字钟设计

院系计算机与信息技术学院

专业班级

学生姓名

学生学号

指导教师

2009年7月10日

2012年7月6日

东北石油大学课程设计任务书

课程硬件课程设计

题目数字钟设计

专业计算机科学与技术姓名学号

主要内容、基本要求等

一、主要内容：

利用EL教学实验箱、微机和QuartusⅡ软件系统，使用VHDL语言输入方法设

计数字钟。可以利用层次设计方法和VHDL语言，完成硬件设计设计和仿真。最后

在EL教学实验箱中实现。

二、基本要求：

1.具有时，分，秒，计数显示功能，以24小时循环计时。

2.具有清零功能。

三、扩展要求：

1.调节小时、分钟功能。

2.整点报时功能，整点报时的同时LED灯花样显示。

四、参考文献：

[1]潘松，王国栋，VHDL实用教程〔M〕.成都:电子科技大学出版社，2000.(1)

[2]崔建明主编，电工电子EDA仿真技术北京：高等教育出版社，2004

[3]李衍编著，EDA技术入门与提高王行西安：西安电子科技大学出版社，2005

[4]侯继红,李向东主编，EDA实用技术教程北京：中国电力出版社，2004

[5]沈明山编著，EDA技术及可编程器件应用实训北京：科学出版社，2004

完成期限19~20周

指导教师

专业负责人

2012年6月10日

摘要

本文介绍了利用EDA-V硬件系统和微机上的Quartus7.2-II等软件系统。VHDL

的英文全名是Very-High-SpeedIntegratedCircuitHardwareDescriptionLanguage,诞

生于1982年。1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言。

自IEEE公布了VHDL的标准版本，IEEE-1076（简称87版）之后，各EDA公司

相继推出了自己的VHDL设计环境，或宣布自己的设计工具可以和VHDL接口。

此后VHDL在电子设计领域得到了广泛的接受，并逐步取代了原有的非标准的硬件

描述语言。有专家认为，在新的世纪中，VHDL于Verilog语言将承担起大部分的

数字系统设计任务。

本文设计主要利用VHDL语言在EDA平台上设计一个电子数字钟，它的计时

周期为24小时，显示满刻度为23时59分59秒，另外还具有校时功能和闹钟功

能。总的程序由几个各具不同功能的单元模块程序拼接而成，其中包括分频程序

模块、时分秒计数和设置程序模块、比较器程序模块、三输入数据选择器程序模

块、译码显示程序模块和拼接程序模块。并且使用Quartus7.2-II软件进行电路波形

仿真，下载到EDA实验箱进行验证。

关键词：EDA（电子设计自动化）；VHDL（硬件描述语言），数字钟。