原创力文档- 1、本文档共27页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
志不强者智不达，言不信者行不果。——墨翟
精品
基于DE2-115开发板的FPGA入门设计实验
1、Lab1:4位加法器、减法器的设计
1.1摘要
在文件add_sub里面的工程文件operation_4.v为顶层文
件，该顶层文件包含了三个子模块，分别为数码管显示模块，
4位带进位的二进制加法器模块和4位带借位的二进制减法
器模块，最后通过DE2-115开发板显示实验结果。
1.2程序
1）add_4bits.v加法器
moduleadder_4bits
(
inputclk,
inputrst_n,
input[3:0]x,
input[3:0]y,
outputreg[3:0]sum,
outputregcarry_out//溢出位
);
always@(posedgeclkornegedgerst_n)
begin
if(!rst_n)
--精品
志不强者智不达，言不信者行不果。——墨翟
精品
{carry_out,sum}=0;
else
{carry_out,sum}=x+y;
end
endmodule
2）substractor_4bits.v减法器
modulesubtractor_4bits
(
inputclk,
inputrst_n,
input[3:0]x,
input[3:0]y,
outputreg[3:0]sub,
outputregborrow_out
);
always@(posedgeclkornegedgerst_n)
begin
if(!rst_n)
{borrow_out,sub}=0;
else
begin
--精品
志不强者智不达，言不信者行不果。——墨翟
精品
if(x=y)
{borrow_out,sub}={1b0,x-y};
else
{borrow_out,sub}={1b1,x-y};
end
end
文档评论（0）