原创力文档- 1、本文档共25页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
太上有立德，其次有立功，其次有立言，虽久不废，此谓不朽。——《左传》
课程设计(论文说明书
题目:基于FPGA的数字电子时钟设计
院(系:信息与通信学院
专
学生姓名:
学号:0900240115
指导教师:
职
2012年12月25日
一、所用设备与器材
1.1仪器设备
使用仪器设备有FPGADE2-70开发板、PC
机、信号发生器。
太上有立德，其次有立功，其次有立言，虽久不废，此谓不朽。——《左传》
图1FPGADE2-70开发板图
二.系统方案
2.1设计思想
利用数字电子技术、EDA设计方法、FPGA等技术,设计、仿真并实现一个
基于FPGA的数字电子时钟基本功能,其基本组成框图如图1所示,振荡器采用
ALTERA的DE2-70实验板的50MHz输出,分频器将50MHz的方波进行分频进而
得到1Hz的标准秒脉冲,时、分、秒计时模块分别由二十四进制时计数器、六十进
制分计数器和六十进制秒计数器完成,校时模块完成时和分的校正。扩展功能设计
为倒计时功能,从59分55秒至59分59秒,每秒亮一盏灯报时。
2.1.1课题背景
20世纪末,电子技术获得了飞速的发展,在其推动下,现代电子产品几乎渗透了
社会的各个领域,有力的推动了社会生产力的发展和社会信息化程度的,同时也
使现代电子产品性能更进一步,产品更新换代的节奏也越来越快。
太上有立德，其次有立功，其次有立言，虽久不废，此谓不朽。——《左传》
20世纪80年代末,出现了FPGA(FieldProgrommableGateArray,CAE和CAD
技术的应用更为广泛,它们在PCB设计的原理图输入,自动布局布线及PCB分析,以
及逻辑设计,逻辑仿真布尔综合和化简等方面担任了重要的角色,
为电子设计自动化必须解决的电路建模,标准文档及仿真测试奠定了基础。硬
件描述语言是EDA技术的重要组成部分,VHDL是作为电子设计主流硬件的描述
语言。本论文就是应用VHDL语言来实现秒表的电路设计。VHDL语言是标准硬
件描述语言,它的特点就是能形式化抽样表示电路结构及行为,支持逻辑设计中层次
领域的描述,借用了高级语言的精巧结构简化电路描述,具有电路模拟与验证及保证
设计的正确性,支持电路由高层向底层的综合变换,便于文档管理,易于理解和设计重
用。
EDA技术是在电子CAD技术基础上发展起来的计算机软件系统,是指以计算
机为工作平台,融合了应用电子技术、计算机技术、信息处理及智能化技术的最新
成果,进行电子产品的自动设计。
利用EDA工具,电子设计师可以从概念、算法、协议等开始设计电子系统,
大量工作可以通过计算机完成,并可以将电子产品从电路设计、性能分析到设计出
IC版图或PCB版图的整个过程在计算机上自动处理完成。
现在对EDA的概念或范畴用得很宽。包括在机械、电子、通信、航空航
天、化工、矿产、生物、医学、军事等各个领域,都有EDA的应用。目前EDA技
文档评论（0）