基于FPGA的数字跑表设计.pdfVIP

勿以恶小而为之，勿以善小而不为。——刘备

摘要：

本设计以Xilinx公司的XC3S200A芯片为核心，通过VHDL语言进行编程实

现。在48MHz时钟源输入下，通过分频、计数实现精度为百分之一秒的计时，最

终用六位LED数码管显示，并可以通过两个按键控制跑表的复位、停止和启动。

一．引言

大多数数字系统使用了两种不同的设计方法。从硬件的角度来看，发展的动

力是提高性能：更快、更小、功耗更低、价格更便宜。这种方式需要巨额的费用，

花费的时间也很长。但是，从软件的角度看，更倾向于使用一个标准的处理器架

构，这样只要开发出应用软件然后下载到这些平台即可。但是由于对操作系统的

需求、编译器的低效率等原因，也会造成大的开销。

结果，作为一种折中的方式，可编程器件就被开发出来了。它拥有众多的优

点：在高性能的平台上进行硬件设计，拥有最优化的资源，不需要操作系统，可

重新配置等。

现场可编程门阵列（FieldProgrammableGateArray，FPGA）是在PAL、

GAL、CPLD等可编程器件的基础上进一步发展的产物，不但有较高的性能，同时

又具备可编程逻辑的灵活性和可重用性。

二．项目任务与设计思路

跑表设计指标：

1、跑表精度为0.01秒

2、跑表计时范围为：1小时

3、设置开始计时/停止计时、复位两个按钮

4、显示工作方式：用六位BCD八段数码管显示读数。显示格式：

分

秒

0.01秒

设计思路简述：

1、按键：两个按键均采用边缘触发，其中复位键按下后将强制归零并屏蔽启

停键作用，启停键每次生效将使计数器的开关状态翻转一次。

2、计数：由于原始时钟频率为48MHz，故先对源时钟进行480000进制计数，

以产生间隔为1ms的进位信号，对该信号进行计数并进位，可得到百分秒的计数

值，以此类推，可得到十分秒、秒、十秒、分、十分的计数值，需要注意的是，

勿以恶小而为之，勿以善小而不为。——刘备

对十秒和十分的计数应是六进制的。

3、LED显示：由于LED采用动态显示，位选与段选使用同一个1KHz的时钟

信号进行同步。其中位选信号从低位到高位一次点亮各位数码管，当某位数码管

被点亮时，相应的段选信号就会被送至数码管，控制其显示字符。该部分功能主

要由译码器和多路复用器实现。

三．设计方案

本方案由控制、计时、位选、段选、译码五个模块组成，各模块功能特点如

下：

⑴控制模块：对按键输入信号进行初步处理，对计时模块输出控制信号；产

生数码管位选、段选需要的同步信号。

控制模块符号图

⑵计时模块：接受控制模块送来的控制信号，对原始时钟进行计数，得到各

位的数值并输出给段选进行下一步处理。

计时模块符号图

⑶位选模块：开启数码管使能并依据控制模块给出的信号选择点亮哪一位数

码管，本方案中为从低到高逐次点亮，循环扫描。

勿以恶小而为之，勿以善小而不为。——刘备

位选模块符号图

⑷段选：实质上是一个多路复用器，依据控制模块给出的信号决定将计时模

块哪一位的信号送出，通过与位选、译码的搭配实现动态显示。