《FPGA数字信号处理设计流程》课件第4章.ppt

69．SimulationMultiplexer

该模块列于Index一个子库中。

SimulationMultiplexer模块允许在设计中有两个功能相同的模块并行存在，一个在仿真时用，一个在生成ISE工程时用。

SimulationMultiplexer模块参数对话框如图4.4.102所示。图4.4.102SimulationMultiplexer模块参数对话框模块参数说明：

Forsimulation，passthroughdatafrominputport:(1or2)：设定用于仿真的输入端口。

Forgeneration，passthroughdatafrominputport:(1or2)：设定用于生成ISE工程的输入端口。

该模块在新近几个版本的SystemGenerator中较少使用到，因而可能在以后的版本中被取消。70．SineCosine

该模块列于Math和Index两个子库中。

SineCosine模块用于生成正弦和余弦值，模块本质上是存有正弦数据的只读存储器，要求输入数据为无符号整数。

SineCosine模块参数对话框如图4.4.103所示。图4.4.103SineCosine模块参数对话框图4.4.89ROM模块参数对话框59．RSDecoderv5_1

该模块列于Communication和Index两个子库中。

RSDecoderv5_1模块用于进行RS(Reed-Solomon)解码，实现数据通讯及纠错。

模块接口：

data_in：输入需解码的数据，要求为无符号整数。

sync：当该端口信号有效时模块开始处理data_in端口上的数据。

reset：模块的异步复位端。

data_out：输出解码后的信息和校验位。

blk_strt：一次解码完成后data_out端口开始输出时blk_strt输出一个高电平。blk_end：一次解码完成后data_out端口结束输出时blk_end输出一个低电平。

err_found：当解码有误或中途数据被擦除时输出一个高电平。

err_cnt：输出被纠正的错误数。

fail：当解码无法完成时该端口输出高电平。

ready：当模块可以对data_in端口进行采样时该端口为高电平。

rffd：当模块可以进行下一次解码时该端口为高电平。

RSDecoderv5_1模块参数对话框如图4.4.90和图4.4.91所示。图4.4.90RSDecoderv5_1模块Basic栏参数对话框图4.4.91RSDecoderv5_1模块CustomSpecification栏参数对话框模块参数说明：

Codespecification：设定解码标准，开发人员也可自行定义标准。

Numberofchannelsintegerbetween1and128：设定模块的通道数，最大数为128。

Clockspersymbol：设定对解码数据的采样周期。

Provideeraseport：激活模块的erase端口。

Symbolwidthintegerbetween3and12：设定解码符号位宽，有3～12位可选。

Numberofsymbolspercodeblock(n)：设定编码模块的符号数。Numberofinformationsymbolspercodeblock(k)：设定单个模块中信息符号数。

Fieldpolynomial：设定Field多项式系数。

Generatorstart：设定Generator多项式的首根。

Scalingfactorforgeneratorpolynomial：设定Generator多项式的比例因数。60．RSEncoderv5_0

该模块列于Communication和Index两个子库中。

RSEncoderv5_0模块用于实现数字通讯中的RS(Reed-Solomon)编码。图4.4.92RSEncoderv5_0模块Basic栏参数对话框图4.4.93RSEncoderv5_0模块CustomSpecification栏参数对话框61．SampleTime

该模块列于Tools和Index两个子库中。

SampleTime模块用于测定输入端信号的采样周期，输出的数据并非绝对采样周期，而是相对于时钟周期的归一化采样