数字电路实验一基本门电路逻辑功能测试.ppt

实验一基本门电路逻辑功能测试实验二中规模组合逻辑电路应用（一）实验三中规模组合逻辑电路应用（二）实验四利用EDA软件进行组合逻辑电路的设计实验五触发器设计及应用实验六计数器的设计及应用实验七555定时器的应用实验八实验考试实验内容数字电子技术实验第2页,共20页，星期六，2024年，5月实验一基本门电路逻辑功能测试一、实验目的1、熟悉基本门电路的逻辑功能及测试方法2、掌握用SSI设计组合逻辑电路的方法3、用实验验证所涉及电路的逻辑功能二、实验仪器及器材1、数字逻辑实验台2、集成块74LS00、74LS32、74LS86各一片3、导线若干第3页,共20页，星期六，2024年，5月74系列门电路芯片外形如图1-1所示，管脚编号方法：管脚向下半月形缺口向左，从下排自左向右顺序编号，上排自右向左顺序编号。图1-174系列芯片的管脚编号方法图1.74系列芯片的管脚读法三、实验原理实验一基本门电路逻辑功能测试第4页,共20页，星期六，2024年，5月按集成度分：小规模（SSI）：每片1—10个器件，中规模（MSI）：每片10—100个器件大规模（LSI）：每片数千个器件超大规模（VLSI）：每片10000器件按电路结构和工作原理分：组合逻辑电路：无记忆，输出与以前状态无关时序逻辑电路：有记忆，输出与以前状态有关实验原理2.逻辑电路的分类：第5页,共20页，星期六，2024年，5月3.组合逻辑电路的设计实验原理组合电路：输出仅由输入决定，与电路当前状态无关；电路结构中无反馈环路（无记忆）组合电路的描述方法主要有逻辑表达式、真值表、卡诺图和逻辑图等。输入到输出之间没有反馈回路。电路不含记忆单元。组合电路特点:第6页,共20页，星期六，2024年，5月实验原理第7页,共20页，星期六，2024年，5月1.分析2.真值表3.化简4.逻辑图设计要求：在满足逻辑功能和技术要求的基础上，力求使电路简单、经济、可靠。设计中所说的“最简”是指电路所用的器件数最少，器件的种类最少，而器件之间的连线也最少。实验原理组合逻辑电路的设计第8页,共20页，星期六，2024年，5月逻辑变量：取值仅有逻辑“0”和逻辑“1”逻辑代数：按一定逻辑关系进行代数运算（与、或、非、与非、异或……)实验原理4.逻辑变量和逻辑代数的含义第9页,共20页，星期六，2024年，5月74LS00实验原理第10页,共20页，星期六，2024年，5月四、实验内容及步骤1.二输入与非门74LS00的逻辑功能测试(结果填入表1.1)实验一基本门电路逻辑功能测试第11页,共20页，星期六，2024年，5月实验内容及步骤2.二输入或门74LS32的逻辑功能测试(结果填入表1.1)第12页,共20页，星期六，2024年，5月实验内容及步骤3.二输入异或门74LS86的逻辑功能测试(结果填入表1.1)第13页,共20页，星期六，2024年，5月表1.1门电路逻辑功能表实验内容及步骤异或第14页,共20页，星期六，2024年，5月解：①逻辑抽象输入变量：主裁判为A，副裁判为B、C。判明成功为1，失败为0；输出变量：举重成功与否用变量Y表示，成功为1，失败为0；逻辑真值表4.用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明举重成功。实验内容及步骤第15页,共20页，星期六，2024年，5月②卡诺图化简ABC0100011110Y111③逻辑电路图实验内容及步骤第16页,共20页，星期六，2024年，5月用74LS00与非门电路组成的半加器电路如图3-1所示。5.测试由门电路组成的半加器的逻辑功能实验内容及步骤能实现两个一位二进制数的算术加法及向高位进位，而不考虑低位进位的逻辑电路1.由逻辑图写出逻辑表达式。2.列出真值表，并化简。3.按图3-1连接电路，验证逻辑关系。将实验结果填如表3-1中。第17页,共20页，星期六，2024年，5月其中:A---加数；B---被加数；S---本位和；C---进位。实验内容及步骤第18页,共20页，