SRAM型FPGA SEU缓解与验证技术分析.pdfVIP

SRAM型FPGASEU缓解与验证技术分析--第1页

SRAM型FPGASEU缓解与验证技术分析

郑丹;胡胜旺;封亮;崔红军

【期刊名称】《《微型机与应用》》

【年(卷),期】2019(038)009

【总页数】5页(P1-4,13)

【关键词】FPGA;单粒子翻转;验证

【作者】郑丹;胡胜旺;封亮;崔红军

【作者单位】中国电子科技集团公司第三十二研究所测评中心上海201808

【正文语种】中文

【中图分类】TP303

0引言

现场可编程逻辑门阵列(FieldProgrammableGateArray,FPGA)由于其灵活性和

高计算能力，在嵌入式、网络、信息系统等领域中得到了广泛的应用。在航空航天

应用中，传统上人们更倾向于使用对辐射高耐受性的反熔丝型FPGA。近年来，由

于低成本、高性能和飞行中的可重构性，基于静态随机存取存储器(Static

Random-AccessMemory,SRAM)的FPGA在空间嵌入式系统中的应用越来越受

到关注。然而，SRAM型FPGA由于其定义用户电路的配置存储区易受单粒子翻

转效应(SingleEventUpset,SEU)的影响，对辐射特别敏感，易引起系统失效。根

据对商用飞机的问题统计，有20%的“不可重现”问题来源于SEU导致的软错误。

SRAM型FPGASEU缓解与验证技术分析--第1页

SRAM型FPGASEU缓解与验证技术分析--第2页

2011年，美国联邦航空局DO-254认证文档第6节，明确要求在验证和确认阶段，

能够验证目标系统SEU缓解对策的有效性[1]。2014年，波音等航电设备厂商，

专门发布了针对SEU的航电设备安全性认证报告。美国联邦航空局(Federal

AviationAdministration,FAA)、欧洲航空安全局(EuropeanAviationSafety

Agency,EASA)等监管机构也已经开始将单粒子防护设计和评价要求纳入工程化标

准或适航要求。国内针对抗SEU设计需求分析和验证要求写入了国标、国军标规

范：2017年5月31日发布的GB/T33781《可编程逻辑器件软件开发通用要求》，

2018年8月1日发布的GJB9432《军用可编程逻辑器件软件开发通用要求》在

需求分析阶段指出需针对抗状态翻转开展必要和可行性分析，并明确抗状态翻转技

术方法。同期发布的GB/T33783《可编程逻辑器件软件测试指南》、GJB9433

《军用可编程逻辑器件软件测试要求》在安全性测试中也明确要求“测试抗状态翻

转措施的有效性”。本文基于SRAM型FPGA对三模冗余技术、纠错编码技术、

配置刷新技术三类SEU缓解技术进行深入研究和分析，并从仿真验证与故障注入

两种验证方法展开探讨。

1三模冗余技术

三模冗余防护方法(TripleModularRedundancy,TMR)由于有工具支持、使用方

便，因此是较常用的SEU缓解技术。TMR建立硬件冗余结构，对关键电路复制三

份，通过对三路输出结果表决来屏蔽任何一路的SEU故障。FPGA厂商Xilinx推

出RTL级的TMR设计工具TMRTool帮助实现基于综合后网表的三模冗余加固。

目前国内可购买的TMRTool最高版本为9.2i，支持XilinxV1～V5系列，适配

ISE9.2及其之前的版本。此外，更简单经济的方式是使用带TMR功能的第三方

综合工具。例如MentorGraphics的综合工具PrecisionHi-Rel提供三模冗余功

能，支