计算机组成原理第四章.ppt

闪速存储器1.什么是闪速存储器20世纪80年代，又出现了一种闪速存储器（FlashMemory），又称快擦型存储器，是在EPROM和EEPROM工艺基础上产生的一种新型的、具有性价比更好、可靠性更高的可擦除非易失性存储器。既有EPROM价格便宜、集成度高的优点，又有EEPROM电可擦除重写的特性，能够整片擦除。闪速存储器是一种高密度、非易失性的读/写半导体存储器，它突破了传统的存储器体系，改善了现有存储器的特性。特点：固有的非易失性(2)廉价的高密度(3)可直接执行(4)擦除、重写速度快(5)存储器访问周期短、功耗低2.基本单元电路擦除方法是在源极加正电压利用第一级浮空栅与源极之间的隧道效应，把注入至浮空栅的负电荷吸引到源极。由于利用源极加正电压擦除，因此各单元的源极连接在一起，这样，快擦存储器不能按字节擦除，而是全片或分块擦除。3.闪速存储器的工作原理电擦除和重新编程能力闪速存储器是在EPROM功能基础上增加了电路的电擦除和重新编程能力。28F256A引入一个指令寄存器来实现这种功能。其作用是：(1)保证TTL电平的控制信号输入；(2)在擦除和编程过程中稳定供电；(3)最大限度的与EPROM兼容。大容量闪速存储器还可以代替磁盘。例如，在笔记本手掌型袖珍计算机中大量采用闪速存储器做成固态盘代替磁盘，使计算机平均无故障时间大大延长，功耗更低，体积更小，消除了机电式磁盘驱动器所造成的数据瓶颈。存储器的基本组织主要是和地址总线、控制总线、数据总线的连接。(1)与CPU的连接01存储器容量与实际存储器的要求多有不符。如前所述存储器芯片有不同的组织形式，如1024*1、1024*4、4096*8等；实际使用时，需进行字和位扩展（多个芯片连接），组成所需要的实际的存储器，如1K*8、4K*8等的存储器。(2)多个芯片连接02位扩展法A0A12D0D7只加大字长，而存储器的字数与存储器芯片字数一致，对片子没有选片要求。用8k*1的片子组成8k*8的存储器需8个芯片地址线——需13根数据线——8根控制线——WR接存储器的WE字扩展法2:416K?816K?816K?816K?8用16K?8位的芯片组成64K?8位的存储器需4个芯片地址线——共需16根片内：14根，选片：2根数据线——8根控制线——WE地址空间分配表最低地址最高地址C000FFFF00,0000,0000,000011,1111,1111,111111114最低地址最高地址8000BFFF00,0000,0000,000011,1111,1111,111110103最低地址最高地址40007FFF00,0000,0000,000011,1111,1111,111101012最低地址最高地址00003FFF00,0000,0000,000011,1111,1111,111100001说明总地址片内A13A12……..A1A0选片A15A14地址片号字位同时扩展法用1k?4的存储器芯片2114组成2k?8的存储器CPUD7D0…A11A108片用1K×4位存储芯片组成4K×8位的存储器8根数据线12根地址线WEA8A9A0...CS0CS1CS2CS3片选译码……1K×41K×41K×41K×41K×41K×41K×41K×4？片01020304Intel2114——1024×4的存储器：?需10根地址线寻址；?Y译码器输出16根选择线，分别选择1-16列控制各列的位?4096个基本存储单元，排成64×64(64×16×4)的矩阵；?X译码器输出64根选择线，分别选择1-64行；线控制门。05063.SRAM存储器芯片实例(64?16?4)Intel2114——1K×4SRAM在与CPU连接时,CPU的控制信号与存储器的读、写周期之间的配合问题是非常重要的。读周期:读周期与读出时间是两个不同的概念。读出时间：从给出有效地址到外部数据总线上稳定地出现所读出的数据信息所经历的时间。读周期时间：则是存储器进行两次连续读操作时所