模拟实训第五讲.ppt

(2)后仿网表的准备将PRENET.DAT更名为amp-aft.sp（前仿网表amp-pre.sp）做必要更改删除注释部分，仅保留器件描述更改VDD!与GND!为VDD、VSS添加库添加偏置管放入激励电源VDD与VSS直流偏置交流信号录像第30页,共35页，星期六，2024年，5月(3)交流仿真在网表中添加控制语句.ACDEC10011000x.PRINTACVP(VOUT)VDB(VOUT).OPTIONPOST=2NOMOD.OP仿真结果录像第31页,共35页，星期六，2024年，5月(4)摆率和建立时间按图示电路编写网表VVINVIN+0PULSE-2.52.50N1N1N5U10UX1VIN+VOUTVOUTBIASVDDVSSAMP.tran10N100U.optionPOST=2NOMOD前仿结果建立时间453ns摆率SR+为11.6V/μsSR-为-9.09V/μs后仿结果建立时间472ns摆率SR+为11V/μsSR-为-8.73V/μs录像第32页,共35页，星期六，2024年，5月(5)CMRR与PSRRCMRR仿真结果前仿82.9dB后仿82.9dBPSRR仿真结果前仿PSRR+=99.1dB后仿PSRR+=82.8dB第33页,共35页，星期六，2024年，5月(6)作业基于Lab2完成的两级运放或Lab3完成的基准源，配合Lab4完成的版图，做后仿分析要求完成Lab4版图的DRC、LVS、LPE完成电路的后仿对比各个指标的前仿后仿结果指出差异较大的指标并说明原因尝试根据后仿结果对版图进行优化第34页,共35页，星期六，2024年，5月谢谢！

东南大学集成电路学院IC实验室第35页,共35页，星期六，2024年，5月开始前……无需去背DRC规则文件任何时候都要有条理的存放文件第2页,共35页，星期六，2024年，5月内容版图验证概述DRACULADRC——设计规则检查LVS——版图电路图比较LPE——版图寄生参数提取PRE——寄生电阻提取实训第3页,共35页，星期六，2024年，5月(1)为什么要版图验证版图设计中即使很微小的错误，会使制造的芯片报废制造一块掩膜版需要很高的费用芯片制造周期也很长为了降低成本、缩短流片时间必须保证制版数据准确无误必须进行版图验证采用专门的软件工具，对设计的版图进行验证是否符合设计规则是否和电路图一致第4页,共35页，星期六，2024年，5月(2)版图验证工具简介可以进行版图验证的工具主要有：Diva、Dracula、Calibre和AssuraDiva是一个与版图编辑器完全集成的交互式验证工具嵌入在Cadence的主题框架中在线验证，简单快捷但验证较为粗略Dracula验证系统目前是版图布局验证的标准运算能力强，能验证和提取较大电路使用不如Diva简便Calibre是Mentor公司开发的优秀工具同时具有Diva和Dracula的优点逐渐成为业界的选择第5页,共35页，星期六，2024年，5月(3)版图验证流程第6页,共35页，星期六，2024年，5月内容版图验证概述DRACULADRC——设计规则检查LVS——版图电路图比较LPE——版图寄生参数提取PRE——寄生电阻提取实训第7页,共35页，星期六，2024年，5月(1)Dracula的具体功能DRC：版图设计规则检查对版图几何图形进行检查检测无效器件检测错误的注入类型、衬底偏置、电源和地连接等LVS：版图与电路图对比保证版图和电路图的一致性需预先提取版图和电路图的网表LPE：版图寄生参数提取计算和提取节点的固定电容、MOS管的栅极尺寸等以SPICE兼容的格式报告版图寄生参数PRE：寄生电阻的提取与LPE不同，PRE提取导线的寄生电阻和导线间的寄生电容第8页,共35页，星期六，2024年，5月(2)Dracula的交互窗口叫出Dracula界面DRC指令选项LVS指令选项LPE指令选项第9页,共35页，星期六