时序逻辑电路 (2).ppt

②次态方程将上述激励函数代入触发器的特性方程中，即得每一触发器的次态方程。③输出方程第31页,共56页，星期六，2024年，5月(2)列出状态真值表假定一个现态，代入上述次态方程中得相应的次态，逐个假定列表表示即得相应的状态真值表如表6.2.1所示。(3)画出状态迁移图由状态真值表可得出相应的状态图，如图6.2.2所示。第32页,共56页，星期六，2024年，5月表6.2.1例6.2.1状态真值表第33页,共56页，星期六，2024年，5月图6.2.2例6.2.1状态迁移图第34页,共56页，星期六，2024年，5月(4)画出给定输入x序列的时序图根据给出的x序列，由状态迁移关系可得出相应的次态和输出，如现态为00，当x=1时其次态为01，输出为0；然后将该节拍的次态作为下节拍的现态，根据输入x和状态迁移关系得出相应的次态和输出，即01作为第二节拍的现态。当x=0时次态为11，输出为1，如此作出给定x序列的全部状态迁移关系，如下所示，其箭头表明将该节拍的次态作为下一节拍的次态。第35页,共56页，星期六，2024年，5月第36页,共56页，星期六，2024年，5月根据上述时序关系作出时序图如图6.2.3所示。图6.2.3例6.2.1时序图第37页,共56页，星期六，2024年，5月例6.2.2时序电路如图6.2.4所示，分析其功能。图6.2.4例6.2.2电路图第38页,共56页，星期六，2024年，5月解：该电路为同步时序电路。从电路图得到每一级的激励方程如下：其次态方程为第39页,共56页，星期六，2024年，5月根据方程可得出状态迁移表，如表6.2.2所示，再由表得状态迁移图，如图6.2.5所示。由此得出该计数器为五进制递增计数器，具有自校正能力(又称自启动能力)。所谓自启动能力，指当电源合上后，无论处于何状态，均能自动进入有效计数循环。否则称为无自启动能力。该电路的波形图如图6.2.6所示。第40页,共56页，星期六，2024年，5月表6.2.2例6.2.2状态表第41页,共56页，星期六，2024年，5月图6.2.5例6.2.2状态迁移图第42页,共56页，星期六，2024年，5月图6.2.6例6.2.2波形图第43页,共56页，星期六，2024年，5月例6.2.3时序电路如图6.2.7所示，分析其功能。图6.2.7例6.2.3电路图第44页,共56页，星期六，2024年，5月解：该电路仍为同步时序电路。电路的激励方程为次态方程为第45页,共56页，星期六，2024年，5月由此得出状态真值表如表6.2.3所示和状态图如图6.2.8所示。由状态迁移图可看出该电路为六进制计数器，又称为六分频电路，且无自启动能力。所谓分频电路是将输入的高频信号变为低频信号输出的电路。六分频是指输出信号的频率为输入信号频率的六分之一，即所以有时又将计数器称为分频器。第46页,共56页，星期六，2024年，5月表6.2.3例6.2.3状态真值表第47页,共56页，星期六，2024年，5月图6.2.8例6.2.3状态迁移图第48页,共56页，星期六，2024年，5月图6.2.9例6.2.3波形图第49页,共56页，星期六，2024年，5月6.2.2异步时序电路分析举例异步时序电路的分析过程与同步时序电路的分析过程基本相同。由于不同触发器的时钟脉冲不相同，触发器只有在它自己的CP脉冲的相应边沿才动作，故异步时序电路分析应写出每一级的时钟方程，具体分析过程比同步时序电路要复杂一些。例6.2.4异步时序电路如图6.2.10所示，试分析其功能。第50页,共56页，星期六，2024年，5月图6.2.10例6.2.4电路图第51页,共56页，星期六，2024年，5月解：由电路可知CP1=CP3=CP，CP2=Q1,因此该电路为异步时序电路。各触发器的激励方程为次态方程和时钟方程为第52页