全加器和奇偶判断课件.pptVIP

全加器和奇偶位判斷電路實驗內容測試與非門74LS00和與或非門74LS55的邏輯功能。用與非門74LS00和與或非門74LS55設計一個全加器電路，並進行功能測試。用與非門74LS00和與或非門74LS55設計四位數奇偶位判斷電路，並進行功能測試。實驗目的掌握組合積體電路元件的功能檢查方法。熟悉全加器和奇偶位判斷電路的工作原理。掌握組合邏輯電路的功能測試方法及設計方法。實驗準備用與非門74LS00和與或非門74LS55設計一個全加器電路，畫出電路圖。寫出與非門74LS00和與或非門74LS55的邏輯功能檢查方法。用與非門74LS00和與或非門74LS55設計四位數奇偶位判斷電路，畫出電路圖。實驗原理組合邏輯電路設計的一般步驟：根據給定的功能要求，列出真值表；求各個輸出邏輯函數的最簡“與-或”運算式；將邏輯函數形式變換為設計所要求選用邏輯門的形式；根據所要求的邏輯門，畫出邏輯電路圖。一位全加器ABCi-1CiSi一位半加器ABCiSi半加器與全加器全加器和數碼奇偶位判斷電路實驗內容測試與非門74LS00和與或非門74LS55的邏輯功能。用與非門74LS00和與或非門74LS55設計一個全加器電路，並進行功能測試。用與非門74LS00和與或非門74LS55設計四位數奇偶位判斷電路，並進行功能測試。測試與非門74LS00和與或非門74LS55的邏輯功能實驗注意事項TTL與非門的多餘輸入端可接至高電平，以防引入干擾。在驗證電路的邏輯功能時，如發現與要求不符，應首先檢查設計有無問題，然後再檢查積體電路所加的電源是否正常。在查找電路故障時，應用邏輯筆，從電路的輸入端至輸出瑞逐級檢查每個門的輸出是否滿足應有的邏輯功能，從而確定故障點，並加以排除。用與非門74LS00和與或非門74LS55設計一個全加器電路，並進行功能測試輸入端信號用實驗器上的數據開關。注意實驗時多餘輸入端的處理。實驗結果用真值表記錄。實驗結果用真值表記錄。用與非門74LS00和與或非門74LS55設計四位數奇偶位判斷電路，並進行功能測試。