数据域测量技术.ppt

1．原理边界扫描测试的基本思想是在靠近器件的每一输入/输出（I/O）引脚处增加一个移位寄存器单元。在测试期间，这些寄存器单元用于控制输入引脚的状态（高或低），并读出输出引脚的状态，可测试电路板中器件的好坏及相互连接的正确性。在功能性操作期间，这些附加的移位寄存器单元是“透明的”，不影响电路的正常工作。2．边界扫描测试标准设计的硬件应包括测试存取通道（TAP），TAP控制器、指令寄存器（IR）、测试数据寄存组（TDR）四个部分，有时还包括一个或几个专用的寄存器，这里就不作详细介绍。第37页,共45页，星期六，2024年，5月了解误码率的定义和测试方法。了解嵌入式微处理器的可测性设计总体方案，通过应用实例进一步理解BIST(内建自测试)、BILBO（内部逻辑快观察）、边界扫描测试等概念。9.4.1误码率测试在数字通信系统中，误码率是一个非常重要的指标。1．误码率概念误码率定义:二进制比特流经过系统传输后发生差错的概率。测量方法：从系统的输入端输入某种形式的比特流，用输出与输入码流比较，检测出发生差错的位数m，差错位数m和传输的总位数n之比为误码率。即。而实际上测得的误码率是理论误码率的估计值，又称为比特误码率（BER），测量精度取决于测试时间或传输的比特数。9．4数据域测试的应用第38页,共45页，星期六，2024年，5月2．误码测试原理误码的测试原理如下图所示。误码仪由发送和接收两部分组成，发送部分的测试图形发生器产生一个已知的测试数字序列，编码后送入被测系统的输入端，经过被测系统传输后输出，进入误码仪的接收部分解码并从接收信号中得到同步时钟。接收部分的测试图形发生器产生与发送部分相同的并且同步的数字序列，与接收到的信号进行比较，如果不一致，便是误码，用计数器对误码的位数进行计数，然后记录存储，分析后显示测试结果。发生差错的位数和传输的总位数之比即是误码率。下面讨论误码仪中几个重要组成部分。（1）测试图形一般测试图形选用伪随机二进制序列来模拟数据的传输，或用特殊的字符图形来检查图形的相关性。第39页,共45页，星期六，2024年，5月（2）误码检测：基本的误码检测电路是异或门，使用异或门将被测数据流与参考图形进行比较，当两个数据图形完全相同且同步时，异或门输出为0；当两个图形存在差异时，即在接收的数据流中某位出现错误时，异或门输出为1。（3）误码分析：误码仪除检测出误码，并计算出误码率外，还应对测量数据进行分析，如根据不同误码率占总测量时间的百分比，确定被测系统的工作状况。（4）数据记录：为了进行测试结果的分析，误码检测仪必须记录大量的测量数据和误码事件，误码性能的测量可能需要运行几个小时或者几天，以积累有意义的统计结果。测试仪在绝大数时间是无人看管而自动工作的。所以数据记录常采用非易失性存储器存储。在线误码率测试方法：：在正常工作传输的随机数据码中，间隔插入少量的固定祯结构码，利用这些祯结构码，发送测试误码率所需的数据序列，接收端从收到的数据流中分离出这些测试序列，然后检测出误码率。 第40页,共45页，星期六，2024年，5月9.4.2嵌入式系统测试嵌入式系统是嵌入宿主设备之中的微处理器，其软硬件配置根据宿主设备的要求进行剪裁，以适用于对功能、可靠性、成本、体积、功耗等综合性要求。可测性设计在嵌入式系统测试中有重要意义。因为嵌入式微处理器要求体积和功耗尽量小，所以它的硬件和软件都应进行高效率设计。可测性设计应尽量达到故障覆盖率高，测试速度快，附加门少等要求。第41页,共45页，星期六，2024年，5月1．嵌入式微处理器的可测性总体设计（384页图）嵌入式微处理器内部结构及可测性设计总体结构主要包括CPU核、数据及指令缓存（各4K字节）、启动ROM（512字节）、DMA控制器、I/O控制器、存储控制器等部件。CPU核：主要是一个4级的流水线结构，每两站之间有站寄存器，用来存储从上一站传到下一站的数据，采用BILBO（内部逻辑快观察）测试。存储器：指令和数据缓存分别用4K的RAM实现，另外还有512Byte的启动ROM，都是普通的存储器结构，因此采用通用的BIST测试方法。DMA控制器、内部总线、I/O控制器、存储控制器和CPU核中不包括在流水线内的逻辑是普通的逻辑电路，采用部分扫描测试方法。嵌入式微处理器符合边界扫描测试标准IEEE1149.1，芯片的每一个I/O口都附加有一个扫描单元TAP控制器成为整个芯片的测试控制中心。第42页,共45页，星期六，2024年，5月2．RAM和ROM的内置自测试（385页图） 内置自测试（BIST）是指利用电路的一部分电路完成本身的测试功能。BIST可以分为test-per-clock和te