第3章 组合电路的VHDL设计.pptx

组合电路的VHDL设计

第3章

组合电路的L设计

3.4多路选择器及其L描述

3.2半加器及其L描述

3.36选多路选择器及其L描述

3.6全加器及其L表述3.乘法器及其L描述

本章首先给出几种大家熟知的简单而典型的组合电路实例，然

后按以下几个步骤，由浅入深地引领大家进入“DL语言”与“电路情景”之间的对话——

(4)电路实例作为情景(Lbodo)探讨其性能特点和设计方法；

(2)针对电路情景的具体对象，给出对应的VL表述；

(3)对L表述中出现的语句含义作详细解释，力图从整体和实用角度把握VCL与电路情景的对应关系，以及程序的基本结构，表述特点和设计方法，快速进入DL世界；

(6)随后将学到的知识在CtII和R平台上加以验证和自主发挥，巩固学习效果、提高学习兴趣、强化理论与工程实际的结合。

组合电路的L设计

1多路选择器及其VHDL描述

2选4多路选择器具备组合逻辑电路的简单性和典型性的特征。

图3-1mux21a实体图3-2mux21a结构体

3.

例3-4给出的是*24a所对应的L完整描述之一。此描述

展示了可综合的L程序的模块结构。对于此程序，可使用L综合器直接综合出实现此模块功能的逻辑电路，其电路功能见图3-3所示的时序波形。

可以认为，图3.4的模块与图3-3的波形功能表述具有唯一对应关系，而其电路结构表述却没有唯一性。即对于既定的电路功能描述，对应的电路结构并不唯一，它可以对应不同的电路构建方式，这取决于：L综合器的基本元件库的来源、优化方向和约束的选择，以及目标器件(如P)的结构特点等。

其实，基于D的数字系统设计更注重最终完成的电路功能

和性能(包括系统速度，资源利用率等)而非电路构建形式。

3.1多路选择器及其VHDL描述

【例3-1】

ENTITYmux21aIS

PORT(a,b,s:INBIT;

y:OUTBIT);

ENDENTITYmux21a;

ARCHITECTUREbhvOFmux21aIS

BEGIN

PROCESS(a,b,s)BEGIN--进程语句起始

IF(s=1)THENy=a;ELSEy=b;ENDIF;

ENDPROCESS;

ENDARCHITECTUREbhv;

3.1多路选择器及其VHDL描述

L描述的两大组成部分——

(4)实体：以关键词(或关键字)TITY引导，DITITY

m*24a结尾的语句部分。例3.4中的*24称为实体名，。OL的实体描述电路器件的外部情况及各信号端口的基本性质，如信号流动方向、流动信号的数据类型等。图3-4可以认为是此实体的图形表述。

(2)结构体：以关键词ICNGTN引导，LICNGT

bhv结尾的语句部分。例34中的bv称为结构体名。结构体负责描述电路器件的内部逻辑功能和电路结构。图32所示的是此结构体的某

种可能的电路结构表达。

下面对例3.4中出现的相关语句结构和语法含义作出说明。

3.1多路选择器及其VHDL描述

4条件语句

L结构体中，用于描述逻辑功能和电路结构的语句分为顺序语句和并行语句两部分。

●顺序语句：按照语句的前后排列方式逐条顺序执行。

●并行语句：无论有多少行语句，都同时执行，与次序无关。★“SI”语句属于顺序语句——

由关键词引导，首先通过条件语句判断：表达式(-‘4),即·为高电平，执行赋值语句-a,即将a端口的数据向输出；否则(即LSI),

即：为低电平，则执行赋值语句4。最后以“;”结束。

用于条件语句的判断表达式可以是一个值，也可以是更复杂的逻辑或运

算表达式。如例3中的(-‘4)或以下语句表述中的a或(+‘O)

(2-‘4)CP(H)。其表达形式不同，但本质上都输出一个用于

作逻辑判断的布尔值：“真”或“伪”。

IFaTHEN...

IF(s1=0)AND(s2=1)OR(cb+1)THEN...

3.1多路选择器及其VHDL描述

数据