基于FPGA的三值残差神经网络硬件加速器的设计与实现.docx

一、引言

1.1研究背景与意义

近年来，神经网络在人工智能领域取得了巨大的成功，广泛应用于图像识别、语音识别、自然语言处理等众多领域。随着神经网络模型的不断发展，其规模和复杂度也在持续增长，这对计算资源和计算效率提出了更高的要求。传统的通用处理器（如CPU）在处理大规模神经网络计算时，由于其串行计算的特性，往往难以满足实时性和高效性的需求，因此，硬件加速技术成为了推动神经网络发展的关键因素。

残差神经网络（ResidualNeuralNetwork，ResNet）作为一种重要的神经网络架构，通过引入残差连接有效地解决了深度神经网络中的梯度消失和梯度爆炸问题，使得网络可以构建得更深，从而