实验三 数据通路(总线)实验.pdfVIP

.

实验三数据通路(总线)实验

一、实验目的

（1）将双端口通用寄存器堆和双端口存储器模块联机；

（2）进一步熟悉计算机的数据通路；

（3）掌握数字逻辑电路中故障的一般规律，以及排除故障的一般原则和方法；

（4）锻炼分析问题与解决问题的能力，在出现故障的情况下，独立分析故障

现象，并排除故障。

二、实验电路

图8示出了数据通路实验电路图，它是将双端口存储器实验模块和一个双端

口通用寄存器堆模块（RF）连接在一起形成的。双端口存储器的指令端口不参

与本次实验。通用寄存器堆连接运算器模块，本实验涉及其中的操作数寄存器

DR2。

由于双端口存储器RAM是三态输出，因而可以将它直接连接到数据总线

DBUS上。此外，DBUS上还连接着双端口通用寄存器堆。这样，写入存储器的

数据可由通用寄存器提供，而从存储器RAM读出的数据也可送到通用寄存器堆

保存。

双端口存储器RAM已在存储器原理实验中做过介绍，DR2运算器实验中使

用过。通用寄存器堆RF（U32）由一个ISP1016实现，功能上与两个4位的

MC14580并联构成的寄存器堆类似。RF内含四个8位的通用寄存器R0、RI、

R2、R3，带有一个写入端口和两个输出端口，从而可以同时写入一路数据，读

出两路数据。写入端口取名为WR端口，连接一个8位的暂存寄存器（U14）ER，

这是一个74HC374。输出端口取名为RS端口（B端口）、RD端口（A端口），

连接运算器模块的两个操作数寄存器DR1、DR2。RS端口（B端口）的数据输

出还可通过一个8位的三态门RS0（U15）直接向DBUS输出。

双端口通用寄存器堆模块的控制信号中，RS1、RS0用于选择从RS端口（B

端口）读出的通用寄存器，RD1、RD0用于选择从RD端口（A端口）读出的通

用寄存器。而WR1、WR0则用于选择从WR端口写入的通用寄存器。WRD是

写入控制信号，当WRD=1时，在T2上升沿的时刻，将暂存寄存器ER中的数

据写入通用寄存器堆中由WR1、WR0选中的寄存器；当WRD=0时，ER中的

数据不写入通用寄存器中。LDER信号控制ER从DBUS写入数据，当LDER=1

时，在T4的上升沿，DBUS上的数据写入ER。RS_BUS#信号则控制RS端口到

DBUS的输出三态门，是一个低电平有效信号。以上控制信号各自连接一个二进

制开关K0—Kl5。

.

.

.

.

图8(a)数据通路总体图

.

.

.

.

图8(b)数据通路实验电路图

.