原创力文档- 1、本文档共10页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
(10)包装元件入库。选择菜单“File”→“Open”，在“Open”对话框中选择原理图编辑文件选项“GraphicEditorFiles”，然后选择h_adder.gdf，重新打开半加器设计文件，然后选择如图6-5中“File”菜单的“CreateDefaultSymbol”项，将当前文件变成了一个包装好的单一元件(Symbol)，并被放置在工程路径指定的目录中以备后用。步骤6：引脚锁定可选择键8作为半01加器的输入“a”02选择实验电路结构图603选择键8作为半加04器的输入“b”05可选择发光管806作为半加器的07进位输出“co”08可选择发光管809作为半加器的10和输出“so”11选择实验板上插有的目标器件键8的引脚名对应的引脚号键8的引脚名引脚对应情况实验板位置半加器信号通用目标器件引脚名目标器件EP1K30TC144引脚号1、键8：aPIO13272、键7bPIO12263、发光管8coPIO23394、发光管7soPIO2238步骤6：引脚锁定选择引脚锁定选项引脚窗此处输入信号名此处输入引脚名按键“ADD”即可注意引脚属性错误引脚名将无正确属性！再编译一次，进去将引脚信息编程窗选择编程器，准备将设计好的半加器文件下载到目器件中去步骤7：编程下载01040203下载方式设定。图6-18设置编程下载方式在编程窗打开的情况下选择下载方式设置选择此项下载方式(2)下载。23145下载（配置）成功！图6-19向EF1K30下载配置文件下载方式设定。图4-18设置编程下载方式编程下载若键8、701为高电平02进位“co”为‘1’03和“so”为‘0’04选择电路05模式为“6”06模式选择键07图6-20在顶层编辑窗中调出已设计好的半加器元件仿照前面的“步骤2”，打开一个新的原理图编辑窗口步骤8：设计顶层文件完成全加器原理图设计，并以文件名f_adder.gdf存在同一目录中。01编译此顶层文件f_adder.gdf，然后建立波形仿真文件。01将当前文件设置成Project，并选择目标器件为EPF10K10LC84-4。图6-21在顶层编辑窗中设计好全加器01图6-221位全加器的时序仿真波形对应f_adder.gdf的波形仿真文件，参考图中输入信号cin、bin和ain输入信号电平的设置，启动仿真器Simulator，观察输出波形的情况。锁定引脚、编译并编程下载，硬件实测此全加器的逻辑功能。6.1.2设计流程归纳图6-23MAX+plusII一般设计流程6.1.3补充说明1.编译窗口的各功能项目块含义CompilerNetlistExtractorDatabaseBuilderLogicSynthesizerPartitionerTimingSNFExtractorFitterAssembler2.查看适配报告知识延伸：原理图输入设计8位全加器设计有时钟使能的1位十进制计数器任务5基于原理图实现的基本门电路设计任务6基于原理图实现的1位全加器设计1位全加器原理图方式设计方法:为本项工程设计建立文件夹输入设计项目和存盘将设计项目设置成工程文件(PROJECT)选择目标器件并编译时序仿真引脚锁定编程下载设计顶层文件补充说明知识梳理与总结：任务7设计有时钟使能的2位十进制
文档评论（0）