数字化测量技术.pptxVIP

数字化电气测量系统设计;数字化电气测量系统基本构成;5.1数据采集系统（S/HA/D）;集中式数据采集系统（S/HA/D）;不要求实时数据，一般用于设备的数据维护和管理;5.2数字化电气测量常用MCU或DSP特点;On-ChipA/D

;定时/计数器接口电路本质上就是脉冲计数器。如果输入脉冲信号为时基脉冲（频率为f0），在某段时间?t内，脉冲计数器输入脉冲的个数为N，则时间间隔?t=N/f0；如果输入脉冲为从引脚输入的非周期性脉冲，则只能完成脉冲计数，无法计算时间间隔。

定时/计数器接口电路可以设定在定时器方式或计数器方式，定时时基信号也可以通过编程选择。

定时器产生的定时间隔=（定时器最大计数值-定时器计数初值）*时基信号周期。例如一个16位定时器，时基信号周期为1?s，编程设定计数初值为0。一旦启动定时器工作，定时器就开始对输入时基脉冲计数，每输入一个脉冲，定时计数器就加1，直到定时计数器为0xFFFF，此时再来一个脉冲，定时计数器就溢出，同时会产生一个定时器溢出中断，通过对该中断事件的编程可以实现等时间间隔的A/D采样、指示灯闪烁、DRAM的动态刷新、单次或周期性脉冲输出以及生成PWM脉冲等一系列任务。;用于电气测量和控制的微处理器一般都配有片上脉冲捕捉单元，该接口单元与定时器硬件电路配合可以快速完成对输入脉冲发生跳变（通过编程可以选择上升沿、下降沿或两者）时刻的捕捉。

以TI-C2000DSP为例，DSP的CAP单元内部有一个两单元FIFO堆栈，如果通过编程设定CAP单元的输入为上升沿。当输入为周期性的脉冲时，假设当前FIFO堆栈内容为空，第一个上升沿到来时，CAP单元控制电路立即将选定定时器中的计数值推入两级FIFO的顶层，当第二个上升沿到来时，CAP单元控制电路又立即将定时器中的计数值推入两级FIFO的底层，这样相邻两次上升沿到来的时刻以定时计数器数值的形式记录在两级FIFO堆栈单元中。当两级FIFO堆栈单元满时，CAP单元向CPU发出中断申请，CPU响应该中断并转入中断服务程序，通过连续两次读FIFO堆栈，就得到两次上升沿到来的时刻，也即得到周期性脉冲输入的周期。利用CAP单元很容易测量交流电的频率或周期。由于脉冲???变时刻的捕捉是通过硬件电路完成的，捕捉时延一般只有ns级，而且这种时延因为只取决于捕捉电路本身，所以是固定的，不会因为程序设计不同而不同。

;;QEP电路对输入的正交编码脉冲的上升沿和下降沿都进行计数，因此对输入的正交编码脉冲进行4倍频后作为Timer的计数脉冲，并通过QEP电路的方向检测逻辑确定哪个脉冲序列相位超前，然后产生一个方向信号作为Timer的增减计数方向输入，当电机正转时，Timer增计数，当电机反转时，Timer减计数。正交编码脉冲、定时器计数脉冲及计数方向时序逻辑如下图5-4所示。;在QEP模式下，Timer增计数到0xFFFF时将返回0重新开始增计数，当减到0时，翻转到0xFFFF重新开始减计数。选择适合的时基脉冲频率，使得采样时间内计数脉冲的数目远小于Timer的周期数0xFFFF，要求在增／减计数过程中至多有一次翻转。;;A/D转换器的基本概念

将模拟量转换成与之相应的数字量的器件。

/D转换过程主要包括采样、量化和编码三个过程组。

采样：把输入的连续时间变化的模拟量离散化，即变成时间域上断续的模拟量。

量化：把采样取得的在时域上断续但是在幅值上连续的模拟量进行量化。

编码：把已经量化的数字量用一定的代码表示输出。;A/D转换器的主要技术指标;转换速度;5.2.2.A/D转换原理

;逐次比较（SAR）型ADC;3bits逐次逼近式转换器的构成和工作原理

1.控制电路使SAR寄存器的输出为100，经过D/A转换成相应的电压Vr,送到电压比较器于模拟输入电压Vin进行比较，若VinVr,则通过控制电路将最高位的1保留，反之，则将最高位置0；

2.接着将次高位置1，再经D/A转换为相应的电压Vr，重复上一步，根据比较结果决定次高位是1还是0；最后所有位都比较结束后，转换完成。这样SAR寄存器中保存的二进制数就是A/D转换后的输出数码。;由电阻分压器、电压比较器及编码电路组成，输出的各位数码是一次形成的，是速度最快的一种A/D转换器。图中由23=8个相等的电阻串联成电阻分压器，产生不同数值的参考电压，形成1/8UREF-7/8UREF共23-1=7种量化电平,7个量化电平分别加在7个电压比较器的反相输入端，模拟输入电压Vin加在比较器的同相输入端。当Vin大于或等于量化电平时，比较器输出为1，否则输出为0，电压比较器用来完成对采样电压的量化。比较器的输出送到优先编码器进行编码，得到3位二进制代码D2D1D0。;;;MCU、DSP的并行数字I/O接口;;利用晶体管扩