触发器和时序逻辑电路课件.pptVIP

圖11-15所示用“回饋複位法”構成的5進制計數器電路圖。圖中，P=T==l，是74HC161進入計數狀態的必要條件，D0、D1、D2、D3預置數據輸入端對電路工作沒有影響，可接任意值。計數器從0000開始計數，直到0100時，=l，因此計數器可以正常計數。當計數器計到0101時，=0，計數器輸出被立即清“0”，又從“0000”開始計數。PTCPD074HC161Q0Q1Q2Q3QCC圖11-15用回饋複位法構成的五進制計數器邏輯圖“×”“1”“1”計數脈衝D1D2D311.1集成觸發器在數字系統中，為了能實現按一定程式進行運算，需要“記憶”功能。但門電路及其組成的組合邏輯電路中，輸出狀態完全由當時輸入狀態的組合來決定，而與原來的狀態無關，不具有“記憶”功能。而觸發器及其組成的時序邏輯電路就具有“記憶”功能。它的輸出狀態不僅決定於當時的輸入狀態，而且還與原來的狀態有關，即具有“記憶”功能。本章討論數字電子電路中的另一個基本單元電路——觸發器(RS、JK、D)和由它們組成的時序邏輯電路(計數器、寄存器)的邏輯功能和應用。11.1.1RS觸發器1.基本RS觸發器圖11-1（a）是基本RS觸發器的邏輯電路，它由兩個“與非”門G1、G2互相交叉耦合組成，、是兩個直接觸發輸入端，Q、是基本RS觸發器的兩個互補輸出端，一個為“1”另一個為“0”。我們規定“與非”門G2輸出端Q的狀態為觸發器的狀態。RDG1G2SDQQ(a)(b)圖11-1基本RS觸發器QRDSDQSDRD基本RS觸發器輸出與輸入的邏輯關係分如下：(1)=1，=1觸發器的輸出將與原來狀態有關，如果原狀態為Q=1（=0），則G1門輸入全為“1”，故輸出=0，使Q=1；如果原狀態為Q=0（=1），則G2門輸入全為“1”，故Q=0，使=1。由此可見，觸發器具有兩種穩定狀態，體現了觸發器的“記憶”功能。(2)=0，=1=1，就是將端懸空；=0，就是在RD端加一負脈衝。由於G1門的一個輸入端為“0”，故G1門的輸出端=1；而G2門的輸入端全是“1”，故輸出Q=0。說明當端加負脈衝時，觸發器處於“0”狀態。這種狀態稱為置“0”和複位。(3)=1，=0因G2門中有一個輸入端為“0”，故Q=1，而G1門輸入端全是“1”，故=0。說明當SD端加負脈衝時，觸發器處於“1”狀態。觸發器處於“1”狀態。這種狀態稱為置“1”或置位。(4)=0，=0G1、G2兩門都有為“0”的輸入端，所以它們的輸出＝1、Q＝1。這就達不到Q與的狀態互補的邏輯要求。不滿足雙穩態條件，一旦、同時變為“1”時，觸發器的狀態將取決於偶然因素，或為Q=0（=1）；或為Q=1（=0）。因此，這種情況在使用中應禁止出現。基本RS觸發器圖形符號如圖11-1b所示，圖中、下標的D表示直接輸入，非號表示觸發信號0時對電路有效，故稱直接置“0”(直接複位)端，稱直接置“1”(直接置位)端，邏輯符號中的小圓圈“○”表示非號，在端同樣加“○”。基本RS觸發器的邏輯功能表，如下表所示。輸入輸出Q功能說明11Q不變101置“1”010置“0”00×禁止使用基本RS觸發器時，、平時都應接在高電平“1”上（或懸空）。需要將觸發器設定為某一狀態時，可在(或)端加一低電平“0”，使觸發器置“0”或置“1”。2.同步RS觸發器圖11-2a是同步RS觸發器的邏輯電路，它在基本RS觸發器前加入由兩個“與非”門G3、G4作導引門。R、S端為信號(數據)輸入端，CP端稱時鐘脈衝控制端。電路輸出狀態由R，S決定，但必須在CP的作用下，才能使觸發器翻轉，即觸發器與時鐘脈衝同步地工作，故稱同步(鐘控)RS觸發器。RDG1G2SDQQa)QQRD圖11-2同步RS觸發器G3G4SRCPQRDSDSDRSCPCSRb)同步RS觸發器的CP一般採用正脈衝，它在CP=0時，G3、G4門的輸出都為“1”，不受R、S的影響，觸發器維持原狀態(用Qn表示)。即CP=0時間內，R、