一种SD卡控制器的硬件实现.pdfVIP

一种SD卡控制器的硬件实现

左源，刘新宁，师超

东南大学国家专用集成电路系统工程技术研究中心,江苏南京（210096）

摘要：本文阐述了一种基于AMBA总线的SD卡控制器的工作原理，进行了模块划分，

并采用硬件描述语言实现了设计；利用SYNOPSYS公司的EDA工具对该控制器进行仿真、

综合；通过FPGA验证。

关键词：AMBA总线；SD总线；SD卡控制器；FPGA

1引言

随着消费类电子产品音视频等多媒体功能的不断增强，系统对于存储介质的安全、容

量、性能的需求不断提高。SD存储卡支持符合SDMI标准的版权保护机制，并且具有更快

的传输速度和更大的存储容量，同时SD存储卡还向上兼容MMC卡[2]。由于SD卡的这些优

点，越来越多的电子产品提供SD卡扩展接口。本文设计的SD卡控制器基于一款面向多媒

体应用的SoC芯片，该芯片采用AMBA总线架构。

本文通过对SD卡控制器工作原理的分析，确定控制器的总体结构并进行具体的模块

划分，最后使用硬件描述语言将设计实现并通过FPGA验证。

2SD卡控制器的工作原理

SD卡控制器通过SD总线对SD卡进行初始化以及读写等操作。SD总线包括时钟线

CLK，命令线CMD，数据线DAT3–DAT0等[2]。SD总线上的通信基于命令和数据的比特流，

命令和数据的第一位是起始位，最后一位是停止位。控制器通过发出命令发起操作，命令

通过命令线传给SD卡，SD卡发出响应作为对于命令的回应，响应也在命令线上传输。控

制器接收并分析响应以确定SD卡的状态，并根据SD卡的状态进行下一步的操作。

为了检测传输错误，命令和响应都带有7位CRC校验码。在发送命令时控制器需要计

算命令的CRC校验码并附在命令之后一起发送，SD卡在接收命令时重新计算命令的CRC

码并比较计算的CRC校验码和接收到的CRC校验码是否一致来确定传输的正确性，对于

响应也采取类似的处理。如果命令或响应在传输过程中有错误发生，SD卡控制器会向处

理器发出中断。

在写操作时，控制器发出单数据块写命令（CMD24）或者多数据块写命令（CMD25），

在收到SD卡的正确响应后，控制器开始根据SD总线协议发出写数据。在读操作时，控

制器发出单数据块读命令（CMD17）或者多数据块读命令（CMD18），控制器开始等待读

数据的起始位，然后根据SD总线协议接收SD卡发出的读数据。控制器要支持1位/4位

两种数据宽度，硬件电路按照SD总线协议将有效数据组织成1位/4位宽度并同步收发。

同样为了检测数据线上的传输错误，数据的收发也需要CRC校验，所不同的是，命令和响

应采用7位CRC校验而数据采用16位CRC校验，这是由于数据比特流要比命令和响应比

-1-

特流长得多。

控制器通过时钟线为SD卡提供时钟，命令和数据的传输都要与这个时钟同步。同时

这个时钟的频率必须可以配置，因为SD卡在初始化状态和正常工作状态需要不同频率的

时钟，而且不同SD卡正常工作的最大频率也不一样。

综上所述，SD卡控制器需要为SD卡提供频率可配置的时钟，控制器还要负责发出命

令接收响应以及发送/接收数据，为保证传输的正确性控制器还要对命令、响应、数据进行

CRC校验。

3模块划分及实现

根据以上对于SD卡控制器工作原理和总体设计的分析，将SD控制器分成图1所示

的7个子模块：SD时钟控制模块（CLKCONT）、命令收发控制器（CMDCONTROLLER）、

数据收发控制器（DATACONTROLLER）、中断控制器（INTC）、读数据缓冲器（READ

FIFO）、写数据缓冲器（WRITEFIFO）和AMBA总线接口模块（APBINTERFACE）。

图1SD控制器模块划分

3.1SD时钟