4-1基本SRFF1电子课件.pptVIP

下载本文档

2
0
约1.63千字
约 11页
2025-04-28 发布于广东
举报
版权申诉

4-1基本SRFF1电子课件.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

数字电路与逻辑设计第四章触发器

4.1概述主讲人：黄丽亚组合逻辑电路任一时刻的输出状态只决定于该时刻各输入变量的状态，而与电路之前的状态无关。电路没有反馈回路。组合逻辑电路的特点时序逻辑电路中，任一时刻的输出状态不仅取决于该时刻各输入变量的状态，而且与电路之前的状态有关。电路有反馈回路。时序逻辑电路的特点门电路是构成组合电路的基本单元电路。触发器是构成时序电路的基本单元电路。4.1概述图4.1.1触发器的框图F一个或多个输入QQ触发器是构成时序逻辑电路的基本单元电路。它是一种具有记忆功能、能储存1位二进制信息的逻辑电路。触发器：Flip-Flop，简写为FF，又称双稳态触发器。1、触发器的特点：（1）具有两种不同的稳定状态：“0”或“1”。（2）去掉输入信号后，触发器的状态能长期保存。——即具有记忆功能。（3）部分触发器能够在新的信号作用下，从一种稳定状态翻转到另一种稳定状态——即具有翻转功能。2、触发器的分类1.按是否受控于时钟脉冲(CP——ClockPulse)异步触发器同步触发器①钟控电位触发器②主从触发器③边沿触发器2.按实现的逻辑功能SRFF，DFF，JKFF，TFF，T’FF4.2基本SR触发器(SRFF)一、由与非门组成的基本SR触发器1.电路SDRDQQQ=1，Q=0时，称为触发器的1状态，记为Q=1；Q=0，Q=1时，称为触发器的0状态，记为Q=0。直接置0端，也称复位端R。即Reset直接置1端，也称置位端S。即SetQQSDRDSRRDSD低电平有效QQSDRD11011000RDSD功能说明输入QQ输出2.工作原理及逻辑功能01110触发器被置0触发器置0102.工作原理及逻辑功能QQSDRD11011000RDSD功能说明输入QQ输出100111触发器被置1触发器置010触发器置1012.工作原理及逻辑功能11011000RDSD功能说明输入QQ输出11触发器置010触发器置101触发器保持原状态不变不变SDRDQQ2.工作原理及逻辑功能禁止使用1111011000RDSD功能说明输入QQ输出触发器置010触发器置101触发器保持原状态不变不变001111112.当SD和RD同时由0变1时，输出状态可能为0，也可能为1，即输出状态不定。因此，这种情况禁用。SDRDQQ1.输出Q和Q均出1，与触发器输出规定不符。0012.工作原理及逻辑功能次态：现态：指触发器在输入信号变化前的状态，也称当前状态。用Qn表示。指触发器在输入信号变化后的状态，也称下一状态。用Qn+1表示。SDRDQQ禁止使用1111011000RDSD功能说明输入QQ输出触发器置010触发器置101触发器保持原状态不变不变数字电路与逻辑设计