西安电子科技大学-数字电路基础课件-5-触发器.pptVIP

数字电子技术基础第5章触发器概述触发器（Flip-Flop）是构成时序逻辑电路的基本单元，具有记忆功能，可以存储二进制信息。触发器的基本特点接收：根据输入信号置“1”或“0”；维持：自行保持稳定的“1”或“0”状态。触发器的分类按电路结构分：基本RS触发器、边沿触发器、主从触发器等；按逻辑功能分：RS触发器、JK触发器、T触发器、D触发器；按存储原理分：动态触发器（电容）、静态触发器（双稳态电路）。5.1基本RS触发器基本RS触发器（基本触发器）是构成各种触发器的基本单元。5.1.1基本触发器电路结构与工作原理工作原理5.1.2基本RS触发器功能描述方法1、状态转移真值表（状态表）基本RS触发器功能描述方法（续1）2、特征方程（状态方程）基本RS触发器功能描述方法（续2）3、状态转移图（状态图）与激励表基本RS触发器功能描述方法（续3）4、波形图或非门基本RS触发器基本RS触发器也可以由或非门构成5.2时钟控制的触发器在时序电路中，经常要求触发器的翻转时刻受时钟脉冲控制，而翻转到什么状态输入及现态决定，因此引入了钟控触发器。5.2.1钟控RS触发器钟控RS触发器－－状态表和激励表钟控RS触发器－－状态图和波形图5.2.2钟控D触发器钟控D触发器（续）5.2.3钟控T触发器和T’触发器钟控T触发器（续）钟控T’触发器5.2.4钟控JK触发器钟控JK触发器（续）5.2.5电位触发方式的工作特点当钟控信号CP为低电平时，触发器不接收输入信号－－维持；当钟控信号CP为高电平时，触发器要接收输入信号－－接收；这种时钟控制方式称为电位触发方式。空翻现象的产生以T`触发器为例5.3集成触发器集成触发器可防止空翻现象。5.3.1主从触发器主从JK触发器工作原理主从JK触发器工作原理（续）主从JK触发器工作特点主从JK触发器的一次翻转现象主从JK触发器的脉冲工作特性5.3.2边沿触发器维持－阻塞触发器－－工作原理维持－阻塞触发器－－工作原理（续1）维持－阻塞触发器－－工作原理（续2）维持－阻塞触发器－－工作原理（续3）维持－阻塞触发器－－工作原理（续2）维持－阻塞触发器的动作特点维持－阻塞触发器的脉冲工作特性边沿触发器边沿触发器的动作特点边沿触发器的脉冲工作特性集成触发器小结MOS结构的边沿触发器触发器小结5.4触发器逻辑符号及时序图5.4.1触发器逻辑符号集成触发器逻辑符号集成触发器逻辑符号5.4.2触发器的时序图触发器的时序图－－例异步复位与同步复位END习题5－6输出端到输入端的反馈线（总输出总是不变）是引起一次翻转现象的主要原因。当Q=0，Q=1时，Q的反馈回使得RD主为1，那么无论SD主为1还是为0，主基本RS触发器不是保持就是置位，Q主Q主总是处于10状态。当Q=1，Q=0时也是类似的情况。tCPH≥3td指的是7、8门到5、6门，再反馈回5、6门到输出稳定的时间；tCPL≥3td指的是3、4门到1、2门，再反馈回1、2门到输出稳定的时间；RDSD=10时的推导：SD=0，1门锁死，Q=1；SD=0，5门锁死，S`=1；同时RD为1，由3门可分析出S`D=~CP；即4门输入为CP，~CP（S`D），与非运算后R`D为1，此时2门的输入全为1，故Q=0；此时触发器置位。5、6门可看作输入（接收）电路，1、2、3、4门为维持电路1、2门可看作输入（接收电路），两个AOI逻辑看作维持电路（也是一种触发器）边沿触发器：触发器仅在CP跳变时刻才接收输入信号，且在CP为稳定的高、低电平期间，输入信号的变化不会引起触发器的状态变化。边沿触发式的触发器有两种：维持－阻塞触发器；边沿触发器。由于RD、SD的操作不受CP控制，因此RD、SD称为异步复位、置位端。置0维持线①与阻塞置1线④：则在CP上升沿到达后，若D：0→1，反馈线①可使触发器维持在0状态，反馈线④阻止触发器翻向1状态。置1维持线②与阻塞置0线③：若在CP上升沿前D为1，则在CP上升沿到达后，同理可分析，若D：1→0，反馈线②可使触发器维持在1状态，反馈线③阻止触发器翻向0状态。置0维持线①与阻塞置1线④：则在CP上升沿到达后，若D：0→1，反馈线①可使触发器维持在0状态，反馈线④阻止触发器翻向1状态。置1维持线②与阻塞置0线③：若在CP上升沿前D为1，则在CP上升沿到达后，同理可