高速数字电路设计.pptVIP

2025年5月24日湖南大学电气与信息工程学院0第2章逻辑门电路的高速特性2.1开展历史2.2功耗2.3速度2.4封装

2025年5月24日湖南大学电气与信息工程学院1数字设备设计中的最重要考虑因素：功率：低速度：高封装：廉价

2025年5月24日湖南大学电气与信息工程学院22.1数字技术开展历史高速电路设计的折衷方案：标准封装：制造时节省费用，减少灵活性；标性封装限制了每个单元内电路的数目和引脚的数目，迫使设计者将大的系统分拆到多个器件封装中。缺点：封装器件间的连接响应较慢，且需要更大的功率。封装结构以及采用的冷却系统共同限制每一个封装所允许的最大功率。随着每一个逻辑单元尺寸减小，封装内电路的数目增加。更大的集成在既定技术条件下，由于高速器件通常消耗更大的功率。速度和功率在一定程度上可以相互转换〔速度越高，功耗越大〕。

2025年5月24日湖南大学电气与信息工程学院32.2功耗逻辑器件的实际功耗与数据手册上给出的典型供电电流ICC只是间接相关。 原因：高速条件下会产生额外功耗。驱动大的输出负载会产生额外功耗。在高速电路设计时，应注意手册给出的指标的测量条件!

2025年5月24日湖南大学电气与信息工程学院42.2功耗高速逻辑电路四种类型的功耗：输入功率内部功耗驱动电路功耗输出功率输入包括对本级馈送的驱动电路的功耗内部未连接负载时测量的损耗驱动电路当连接负载电路时驱动电路的额外损耗输出传送到负载的功率

2025年5月24日湖南大学电气与信息工程学院52.2功耗—1)静态和动态功耗静态功耗(Quiescentpowerdissipation)电路维持在一个状态或另一个状态时所需的功率。可通过计算电路中各元件的功率，再求和得到总功率。电路维持在某个状态的时间比另一个状态多，应考虑使用加权平均法，或者用最坏情况计算。

2025年5月24日湖南大学电气与信息工程学院62.2功耗—2)驱动容性负载时的动态功耗(active…)逻辑电路的每次跳变，都要消耗正常功耗之外的额外功率。当以一个恒定速率循环时，动态功耗(activepowerdissipation)等于：功耗=每秒周期数×每个周期额外的功率电容负载每个周期消耗的能量=CVCC2FHz频率循环运行，电容充放电消耗在驱动电路中的功率功率=FCVCC2

2025年5月24日湖南大学电气与信息工程学院72.2功耗—2)驱动容性负载时的动态功耗(active…)实例：CMOS电路的简单模型t1时刻，A闭合，电容C充电至VCC。t2时刻，电容C放电。能量消耗在电阻上。

2025年5月24日湖南大学电气与信息工程学院82.2功耗—3)叠加偏置电流产生的动态功耗推拉输出电路：输出配置两个鼓励电路，一个把输出电压拉升至HI，而另一个将输出电压下拉至LO。TTL反相器，Q1、Q2交替处于导通状态

2025年5月24日湖南大学电气与信息工程学院92.2功耗—3)叠加偏置电流产生的动态功耗CMOS电路，Q1、Q2交替处于导通状态，推拉输出电路问题：状态转换过程中，有可能存在Q1、Q2同时导通，产生一个从VCC到地的浪涌电流，所消耗的功率以热量形式消耗在管子上。

2025年5月24日湖南大学电气与信息工程学院102.2功耗—3)叠加偏置电流产生的动态功耗在输入电平中间状态，两个管同时导通，从电源流过的电流最大。动态时，形成功耗。例：74HC00电路的直流电流消耗与输入电压的关系

2025年5月24日湖南大学电气与信息工程学院112.2功耗—4)输入功耗芯片的输入功耗来自其他器件。对输入电路的偏置和触发是必须的。静态输入功耗由所需的输入电流与电源电压乘积决定。该功耗包括接收逻辑器件内部的实际功耗与驱动器件功耗。动态输入功耗：输入电容C，典型输入电压幅度V，工作频率F。那么有：动态功耗=FCV2输入功耗相对数值比较小，当网络有较大的扇出，或必须在极低功耗下工作，其重要性才表达出来。

2025年5月24日湖南大学电气与信息工程学院122.2功耗—5)内部功耗内部电源用于逻辑器件的内部节点的偏置转换。内部功耗包括静态功耗和动态功耗。内部静态功耗：无负载连接，输入端处于随机状态的条件下的功耗。求出所有可能的输入状态的平均值可得。内部动态功耗常数Kactive：可通过交替输入某个预定频率测量。方法：断开输出，在频率FHz条件下测得总功率Ptotal，计算动态功耗常数：

2025年5月24日湖南大学电气与信息工程学院132.2功耗—5)内部功耗在任何频率F’下总功耗：实例：门电路的内部功耗与频率的关系

2025年5月24日湖南大学电气与信息工程学院14