2025年多功能数字计时器设计与制作技术探究报告.doc

电子科技大学

《数字秒表课程设计》

姓名:xｘx

学号:

学院：

指导老师:ｘx

摘要

EDA技术作为电子工程领域的一门新技术，极大的提高了电子系统设计的效率和可靠性。文中简介了一种基于ＦPGＡ在ISＥ１0．1软件下运用VHDＬ语言结合硬件电路来实现数字秒表的功能的设计措施。采用VHDL硬件描述语言，运用ModｅlＳim等ＥDA仿真工具。该设计具有外围电路少、集成度高、可靠性强等长处。通过数码管驱动电路动态显示计时成果。给出部分模块的ＶHDＬ源程序和仿真成果,仿真成果表明该设计方案的对的,展示了VHDL语言的强大功能和优秀特性。

关键词:ＦPGA,ＶHＤL，EDＡ,数字秒表

目录

TOＣ＼o１-3\h\z＼uHYＰERLＩＮK第二章设计背景 PＡGEREＦ＿Toc\ｈ5

HYPERLＩNK\ｌ_Ｔoc2.１方案设计?ＰAGEＲＥF_Toc\h5

HYPＥRLINＫ\l＂_Tｏc2．2系统总体框图?PAGEREF＿Toc＼h５

HＹPEＲＬINK\l＂_Toc2.3-ＦPGA试验板?PAＧＥREF_Toc\h５

HYPERLINＫ＼l＂＿Toｃ2.4系统功能规定?ＰAGＥＲEF＿Toc\h6

ＨYPＥRLINＫ＼l_Toc2.5开发软件 PＡＧEＲＥF_Tｏc＼h６

ＨYPEＲLINK\l_Toc2.5．1ＩSE10．1简介?PＡGERＥＦ_Toｃ\h6

ＨＹPERＬＩNK＼ｌ＂＿Tｏc＂２.5.2ModｅlSｉｍ简介 PAGEREＦ_Ｔoc\h6

ＨYＰＥRLＩNK＼ｌ_Toｃ2.6VHDL语言简介?PＡGＥＲＥF＿Toc\ｈ７

HＹＰERLINK\ｌ_Tｏc＂第三章模块设计 PAGEＲＥＦ＿Toc\ｈ8

HYPEＲLINK3．1分频器?PAＧＥREＦ_Ｔoc\h8

HYPＥRLINK\l_Tｏc３.２计数器?ＰAＧEＲEF_Toc＼h8

HYPEＲＬINK＼l＂_Toc＂3.３数据锁存器 PＡGEREF_Tｏc＼h9

HYＰERLINK3.4控制器 PAGEＲEF_Tｏc＼h9

HYＰＥRLIＮK3.5扫描控制电路 ＰAGEREF_Ｔoc\ｈ１0

3.6按键消抖电路?PAGEＲEF_Toc\h1１

HYＰＥRLINK\l＂_Toｃ第四章总体设计?PＡGＥREF_Toc＼ｈ12

HＹPEＲLＩNK\ｌ＂_Ｔｏc第五章结论 PAＧERＥF_Toc\h13

附录 PAGEREF＿Toｃ\h14

第一章引言

数字集成电路作为当今信息时代的基石，不仅在信息处理、工业控制等生产领域得到普及应用，并且在人们的平常生活中也是随地可见,极大的变化了人们的生活方式。面对如此巨大的市场，规定数字集成电路的设计周期尽量短、试验成本尽量低,最佳能在试验室直接验证设计的精确性和可行性，因而出现了现场可编程逻辑门阵列FPGA。对于芯片设计而言,ＦPGA的易用性不仅使得设计愈加简朴、快捷，并且节省了反复流片验证的巨额成本。对于某些小批量应用的场所，甚至可以直接运用FPＧA实现，无需再去订制专门的数字芯片。文中着重简介了一种基于ＦPGA运用ＶHＤL硬件描述语言的数字秒表设计措施，在设计过程中使用基于ＶＨＤＬ的EDA工具ModelSim对各个模块仿真验证，并给出了完整的源程序和仿真成果。

第二章设计背景

２．1方案设计

本次试验采用如下方案：由基本数字逻辑单元进行设计,它由振荡器产生一定频率的方波脉冲,该信号的频率为4８MHｚ，之后由分频器对方波脉冲进行分频，分别得到试验所需的1ＫHz和100Hz两种频率,以到达设计电路所需的频率脉冲,100Hz脉冲作为时钟信号驱动计数器进行计数，１KHz作为扫描频率，产生计数信号，最终由一种３－8译码器译码并在数码管上显示。本次试验不需要搭建硬件电路,是基于FPGA的数字秒表设计措施。采用VHDL硬件描述语言进行软件设计，最终将程序下载到电路板上运行。

2.２系统总体框图

本试验所设计的数字秒表重要有分频器计数器、数据锁存器、控制器、扫描计数器、数据选择器和７段译码器，显示电路、按键消抖电路构成。系统框图如下图所示。

图1-１

２.３－FPGA试验板

我们将在ＥEＣ-ＦPＧA试验板上完毕秒表的设计实现，试验板原理如图1-3所示。

图1-