Verilog-HDL-之-矩阵键盘接口.docVIP

VerilogHDL之矩阵键盘接口

1、矩阵键盘的原理

矩阵键盘又叫行列式键盘。用带IO口的线组成行列结构，按键设置在行列的交点上。例如用4×4的行列式结构可以构成16个键的键盘。这样，当按键数量平方增长时，I/O口只是线性增长，这样就可以节省I/O口。矩阵键盘的原理图如图1.1所示：

图1.1矩阵键盘的原理图

按键设置在行列线交叉点，行列线分别连接到按键开关的两端。列线通过上拉电阻接3.3V电压，即列线的输出被钳位到高电平状态。

判断键盘中有无按键按下式通过行线送入扫描线好然后从列线读取状态得到的。其方法是依次给行线送低电平，检查列线的输入。如果列线全是高电平，那么代表低电平信号所在的行中无按键按下；如果列线有输入为低电平，那么代表低电平信号所在的行和出现低电平的列的交点处有按键按下。

2、一个完整的键盘控制程序应解决以下任务：

〔1〕检测有无按键按下

〔2〕有键按下，在无硬件去抖得情况下，应有软件延时除去抖动影响

〔3〕键扫描程序

〔4〕将键编码转换成相应建值

整个设计程序包括三个模块：时钟分频、键盘扫描和键译码转换。为了显示，还必须在顶层添加显示局部。

3、时钟分频

由于使用的外部时钟频率为50MHz，这个频率对扫描来说太高，所以这里需要一个分频器来分得适合键盘扫描使用的频率。

//-------------------------------------------------------------------------------------------------

//File:scan_clk.v

//Generated:2011-07-20

//Author:wangliang

//-------------------------------------------------------------------------------------------------

`timescale1ns/1ps

modulescan_clk(clkout,clk,rst);

inputrst;

inputclk;

wireclk;

outputclkout;

regclkout_r;

parameterperiod=200000;

//parameterperiod=10;

reg[31:0]cnt;

always@(posedgeclkornegedgerst)//分频50Hz

begin

if(!rst)

begin

cnt={31{1b0}};

clkout_r=0;

end

elsebegin

cnt=cnt+1;

if(cnt==(period1)-1)//设定周期时间的一半

clkout_r=#11b1;

elseif(cnt==period-1)//设定的周期时间

begin

clkout_r=#11b0;

cnt=#1b0;

end

end

end

assignclkout=clkout_r;

Endmodule

注：从上面可以看出，我们经过分频得到50HZ的时钟，是为下一模块键盘扫描提供的时钟，之所以是50HZ，而不是其他的数值，是因为，人在按键的时候，其停留时间大概是20ms左右，键盘扫描时，会发送固定的数值码，本例中是循环的发送4种数值，下面会提及到，50HZ转化为时间是0.02S=20ms。图1.2是分频模块。

图1.2分频模块

4、键盘扫描

键盘扫描电路是用于产生keydrv3~keydrv0信号，其变化顺序是1110→1101→1011→0111→1110…周而