常用组合逻辑部.pptVIP

功能表第63页，共89页，星期日，2025年，2月5日辅助端功能第64页，共89页，星期日，2025年，2月5日5.4.4译码器的应用1、用二进制译码器实现逻辑函数②画出用二进制译码器和与非门实现这些函数的接线图。①写出函数的标准与或表达式，并变换为与非-与非形式。第65页，共89页，星期日，2025年，2月5日2、用二进制译码器实现码制变换十进制码8421码第66页，共89页，星期日，2025年，2月5日十进制码余3码第67页，共89页，星期日，2025年，2月5日3、集成3位二进制优先编码器ST为使能输入端，低电平有效。YS为使能输出端，通常接至低位芯片的端。YS和ST配合可以实现多级编码器之间的优先级别的控制。YEX为扩展输出端，是控制标志。YEX＝0表示是编码输出；YEX＝1表示不是编码输出。集成3位二进制优先编码器74LS148第31页，共89页，星期日，2025年，2月5日集成3位二进制优先编码器74LS148的真值表输入：逻辑0(低电平）有效输出：逻辑0(低电平）有效第32页，共89页，星期日，2025年，2月5日集成3位二进制优先编码器74LS148的级联16线-4线优先编码器第33页，共89页，星期日，2025年，2月5日5.3.2二-十进制编码器1、8421BCD码编码器输入10个互斥的数码输出4位二进制代码真值表第34页，共89页，星期日，2025年，2月5日逻辑表达式逻辑图第35页，共89页，星期日，2025年，2月5日2、8421BCD码优先编码器真值表第36页，共89页，星期日，2025年，2月5日逻辑表达式第37页，共89页，星期日，2025年，2月5日逻辑图第38页，共89页，星期日，2025年，2月5日3、集成10线-4线优先编码器第39页，共89页，星期日，2025年，2月5日5.4译码器第40页，共89页，星期日，2025年，2月5日把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。5.4.1二进制译码器设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。第41页，共89页，星期日，2025年，2月5日1、3位二进制译码器真值表输入：3位二进制代码输出：8个互斥的信号第42页，共89页，星期日，2025年，2月5日逻辑表达式逻辑图电路特点：与门组成的阵列第43页，共89页，星期日，2025年，2月5日2、集成二进制译码器74LS138A2、A1、A0为二进制译码输入端，为译码输出端（低电平有效），G1、、为选通控制端。当G1＝1、时，译码器处于工作状态；当G1＝0、时，译码器处于禁止状态。第44页，共89页，星期日，2025年，2月5日真值表输入：自然二进制码输出：低电平有效第45页，共89页，星期日，2025年，2月5日3、74LS138的级联第46页，共89页，星期日，2025年，2月5日二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9～Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。5.4.2二-十进制译码器1、8421BCD码译码器把二-十进制代码翻译成10个十进制数字信号的电路，称为二-十进制译码器。第47页，共89页，星期日，2025年，2月5日真值表第48页，共89页，星期日，2025年，2月5日逻辑表达式逻辑图第49页，共89页，星期日，2025年，2月5日将与门换成与非门，则输出为反变量，即为低电平有效。第50页，共89页，星期日，2025年，2月5日２、集成8421BCD码译码器74LS42第51页，共89页，星期日，2025年，2月5日5.4.3显示译码器1、数码显示器用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。第52页，共89页，星期日，2025年，2月5日第53页，共89页，星期日，2025年，2月5日b=c=f=g=1，a=d=e=0时c=d=e=f=g=1，a=b=0时共阴极第54页，共89页，星期日，2025年，2月5日2、显示译码器真值表仅适用于共阴极LED真值表第55页，共89页，星期