内存组织原理与接口.pptxVIP

第七章内存组成、原理与接口1.微机存储系统概述2.半导体结构与原理3.典型半导体存储器芯片4.内存组成及其与系统总线的连接5.PC系列微机的内存组织

7.1微机存储系统概述除采用磁、光原理的辅存外，其它存储器主要都是采用半导体存储器本章介绍采用半导体存储器及其组成主存的方法CPUCACHE主存（内存）辅存（外存）

按用途分类内部存储器（内存、主存）外部存储器（外存、辅存）按存储介质分类半导体集成电路存储器磁存储器光存储器37.1.1存储器的分类

7.1.2半导体存储器的分类与特点4双极型：速度快、集成度低、功耗大MOS型：速度慢、集成度高、功耗低按制造工艺随机存取存储器RAM：可读可写、断电丢失只读存储器ROM：正常只读、断电不丢失按使用属性

7.1.2半导体存储器的分类与特点半导体存储器只读存储器（ROM）随机存取存储器（RAM）静态RAM（SRAM）动态RAM（DRAM）非易失RAM（NVRAM）掩膜式ROM一次性可编程ROM（PROM）紫外线擦除可编程ROM（EPROM）电擦除可编程ROM（EEPROM）

读写存储器RAM组成单元速度集成度应用SRAM触发器快低小容量系统DRAM极间电容慢高大容量系统NVRAM带微型电池慢低小容量非易失

0102掩膜ROM：信息制作在芯片中，不可更改PROM：允许一次编程，此后不可更改EPROM：用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程EEPROM（E2PROM）：采用加电方法在线进行擦除和编程，也可多次擦写FlashMemory（闪存）：能够快速擦写的EEPROM，但只能按块（Block）擦除返回本章目录只读存储器ROM

7.1.3存储器的主要性能参数存储容量对于M位地址总线、N位数据总线的半导体存储器芯片的存储容量则为2M×N位存取速度存取时间(AccessTime)TA：启动一次存储器操作，到完成该操作所经历的时间存储周期(MemoryCycle)TMC：为连续进行两次独立的存储器操作之间所需的最小时间间隔可靠性MTBF(MeanTimeBetweenFailures)，即平均故障间隔时间来衡量，MTBF越长，可靠性越高性能／价格比返回本章目录8

存储体存储器芯片的主要部分，用来存储信息地址译码电路根据输入的地址编码来选中芯片内某个特定的存储单元片选和读写控制逻辑选中存储芯片，控制读写操作返回主目录97.2半导体存储器结构与原理

7.2.1半导体存储器芯片的结构返回本章目录地址寄存地址译码存储体控制电路AB数据寄存读写电路DBOEWECS

①存储体返回本章目录每个存储单元具有一个唯一的地址，可存储1位（位片结构）或多位（字片结构）二进制数据一个存储单元提供并行操作的位单元数称为存储器的字长存储容量与地址、数据线个数有关：芯片的存储容量＝2M×N＝存储单元数×存储单元的位数M：芯片的地址线根数N：芯片的数据线根数

(2)片选和读写控制逻辑12返回本章目录有效时，可以对该芯片进行读写操作片选端CS*或CE*控制读操作。有效时，芯片内数据输出该控制端对应系统的读控制线输出OE*控制写操作。有效时，数据进入芯片中该控制端对应系统的写控制线写WE*贰壹叁

7.2.2静态RAM返回本章目录SRAM的基本存储单元是6管静态MOS电路每个基本存储单元存储二进制数一位许多个基本存储单元形成行列存储矩阵SRAM一般采用“字结构”存储矩阵：每个存储单元存放多位（4、8、16等）每个存储单元具有一个地址

7.2.2动态RAM返回本章目录DRAM的基本存储单元是单个场效应管及其极间电容必须配备“读出再生放大电路”进行刷新每次同时对一行的存储单元进行刷新每个基本存储单元存储二进制数一位许多个基本存储单元形成行列存储矩阵DRAM一般采用“位结构”存储体：每个存储单元存放一位需要8个存储芯片构成一个字节单元每个字节存储单元具有一个地址14

7.2.3随机存取存储器返回本章目录静态RAMSRAM2114SRAM6264动态RAMDRAM4116DRAM216415

只读存储器16EPROMEPROM2716EPROM2764EEPROMEEPROM2717AEEPROM2864A

7.3.16管SRAM存储单元返回本章目录字或行选线 ABT5T6T1T2T3T4D*D写“1”，A点为高电平，B点为低电平，使T4截止，T3导通。当行选信号消失后，T3和T4的互锁将保持写入的状态不变，并由电源提供其工作电流，只要不断电，该状态就将一直保持下去。如果要写“0”，则有关状态相反当选中该单元读信息时，若A点为高电平，B点为低电平，则读出“1”，否则读出“