高速数字示波器中全数字触发模块设计.pdfVIP

摘要

随着电子技术在新时代的不断发展，电子系统中的电信号越来越复杂。这对电

子测量仪器的捕获能力提出了更高的要求。数字示波器作为在电子领域应用最为

广泛的时域测试仪器，能够通过触发这一功能精准捕获具有复杂特征的信号。近些

年，示波器的采样率带宽等技术指标不断突破，而触发系统同样需要不断更新来匹

配高速的采集模块。在高采样率的情况下，受限于FPGA内部工作时钟，每个工作

时钟周期下存在多个采样点，传统模拟触发方案无法确定触发点的准确位置。同时

温度、噪声、器件等因素会导致模拟器件中比较器输出不稳定，触发点发生抖动，

而且波形数据的采集存储路径和模拟触发电路路径的不同会给模拟触发引入系统

性的偏差。综上所述模拟触发已经无法满足用户在高速数字示波器下的观测需求。

为了提高触发系统的捕获能力以及触发精度，本文将以高速数字示波器作为应用

场景设计全数字触发模块，针对系统设计中的关键问题给出可行的解决方案。并最

终进行上机验证。本文主要完成的工作和解决的问题如下：

（1）全数字触发系统方案设计。将采样数据作为触发源信号，设计出一种数字

触发模块对并行采样数据进行判断处理，避免了信号采集路径和触发路径不同而

引入的系统性偏差问题。将触发系统按功能详细划分成触发比较模块、触发源