可配置二元域标量乘法器设计与实现.pdf

可配置二元域标量乘法器设计与实现

摘要

在当今信息安全领域，二元域椭圆曲线密码算法被广泛应用于各种安全通信

和身份验证场景，因其强大的安全性和高效的计算性能备受关注。随着计算需求的

不断增加和密码攻击技术的不断演进，设计和实现高性能、可配置的二元域标量乘

法器成为当前研究的热点和挑战。在这个背景下，本文旨在针对二元域椭圆曲线密

码算法的计算需求，提出一系列的解决方案，以实现高性能、可配置的标量乘法器。

本文通过对模乘算法、统一多项式基、模逆算法和标量乘算法的改进和设计，在计

算效率和灵活性方面得到了一定的提升、并且在一定程度上降低了硬件成本。

（1）提出了基于三项Karatsuba分解的可配置模乘算法及相应的脉动阵列结

构。该算法通过将大数乘法算法进行分解和整理，并结合可配置的约减器，以及共

享寄存器和运算单元的设计，使其在灵活性、硬件利用率和计算效率方面取得了一

定的提升。

（2）提出了一种可配置的统一多项式基及相应的模约减方法，能够支持NIST

标准定义的二元域椭圆曲线；并提出并行计算方法，在计算小位宽曲线时，可以同

时计算多条曲线上的模乘，能够在不增加原有面积的情况下，进一步提高硬件资源

的利用率。

（3）改进了传统的扩展欧几里得算法实现双域模逆运算，以兼容素数域和二

元域模逆的运算，减少了硬件资源的使用，有效改善芯片的面积。

（4）通过改进Montgomery标量乘算法的设计，在硬件资源方面仅仅使用一

个模乘单元、一个模平方单元、一个模加单元和一个模逆单元，利用并行设计的思

想，通过并行调度底层运算单元，提高了标量乘运算的效率和硬件资源的使用效率。

这为高性能、可配置的标量乘法器的实现奠定了坚实的基础。

基于上述方案，本文面向二元域GF(2m)的椭圆曲线，设计高性能、可配置的

标量乘法器。并且基于ASIC平台采用TSMC-55nmCMOS工艺和XilinxVirtex-7

FPGA平台对标量乘法器进行硬件实现。实验结果表明，在55nm工艺下，时钟频

率可以达到1GHz，面积为838989.6072m2，转化为等效门的数量为437.0K，面

6

积延迟积AT值为12.24x10，执行一次标量乘运算需要18s。在FPGA平台的结

果表明，时钟频率为161MHz，共使用49215LUTs和30429FFs和14684Slices，AT

6

值为2.57x10，实现一次标量乘运算需要175.2s。

关键词椭圆曲线；二元域；标量乘；模乘；硬件实现

I

DesignandImplementationofaConfigurableBinary

FieldScalarMultiplier

Abstract

Intodaysfieldofinformationsecurity,thebinarydomainellipticcurve

cryptographyalgorithmiswidelyusedinvarioussecurecommunicationandidentity

verificationscenarios,andhasattractedattentionduetoitspowerfulsecurityandefficient

computationalperformance.Withtheincreasingdemandforcomputingandthe

continuousevolutionofcryptographicattacktechniques,designingandimplementing

high-performanceandconfigurablebinarydomainscalarmultipliersh