数字电子技术课件：触发器的动态特性.pptxVIP

4.1基本RS触发器的动态特性4.2同步RS触发器的动态特性4.3边沿触发器的动态特性

4.1基本RS触发器的动态特性逻辑电路假设所有门电路的平均传输延迟时间相等，用tpd表示。设触发器的初始状态为Q=1，=0，当置0信号的下降沿到达后，经过门G2的传输延迟时间tpd，变为高电平，即=1，这个高电平加到门G1输入端，再经过门G1的传输延迟时间tpd，使Q变为低电平，即Q=0。当Q的低电平反馈到门G2的输入端以后，即使的有效信号消失（即变回到高电平状态），触发器依然能保持=1，Q=0的状态。可见，为保证触发器可靠翻转，必须等到Q=0的状态反馈到G2的输入端以后，=0的信号才可以撤销。因此，输入的低电平信号宽度tw应满足：tw≥2tpd。动态波形1.输入信号宽度

4.1基本RS触发器的动态特性逻辑电路触发器的传输延迟时间是指从输入信号到达起，到触发器输出端新状态稳定建立起来所经过的时间。由以上分析看出，输出从高电平到低电平的传输延迟时间tpHL=2tpd，而输出从低电平到高电平的传输延迟时间tpLH=tpd，二者并不相等的。动态波形2.传输延迟时间

4.2同步RS触发器的动态特性逻辑电路为了保证由门G1和G2组成的基本RS触发器可靠翻转，要求输入信号和的宽度大于2tpd。这里，，因此要求S和CP（或R和CP）同时为高电平的时间应满足tw（S.CP）≥2tpd。动态波形1.输入信号宽度

4.2同步RS触发器的动态特性逻辑电路从S和CP（或R和CP）同时为高电平开始，到输出端新状态稳定地建立起来为止，所经过的时间为同步RS触发器的传输延迟时间。由逻辑电路和波形图可知:tpHL=3tpdtpLH=2tpd动态波形2.传输延迟时间

4.3边沿触发器的动态特性逻辑电路由于CP信号是加到门G3和G4的输入端，因而在CP上升沿到达之前门G5和G6的输出状态必须稳定地建立起来。输入信号到达D端以后，要经过一级门电路的传输延迟时间G6的输出状态才能建立起来，而G5的输出状态需要经过两级门电路的传输延迟时间才能建立。因此D端的输入信号必须先于CP的上升沿到达，且建立时间应满足tset≥2tpd动态波形1.建立时间

4.3边沿触发器的动态特性逻辑电路为实现边沿触发，应保证CP=l期间门G6的输出始终不变，不受输入信号D状态变化的影响。在D=0的情况下，当CP上升沿到达后要等门G4输出的低电平返回到门G6输入端以后，D端的低电平信号才允许改变，因此输入低电平信号的保持时间tHL≥tpd。在D=1的情况下，由于CP上升沿到达后要等门G3输出的低电平返回到门G4，将门G4封锁，D端的高电平信号才允许改变，因此输入高电平信号的保持时间tHH≥tpd。所以，维持阻塞D触发器的保持时间tH≥tpd。动态波形2.保持时间

4.3边沿触发器的动态特性逻辑电路从CP上升沿到达时刻起，输出由低电平变为高电平的传输延迟时间tpLH=2tpd由高电平变为低电平的传输延迟时间tpHL=3tpd动态波形3.传输延迟时间

4.3边沿触发器的动态特性逻辑电路为保证由门G1~G4组成的同步RS触发器可靠翻转，CP高电平的持续时间应大于tpHL，所以时钟信号高电平的宽度tWH≥tpHL=3tpd；而为了在下一个CP上升沿到达之前确保门G5和G6新的输出电平得以稳定建立，CP低电平的持续时间不小于门G4的传输延迟时间tpd和建立时间tset之和，即时钟信号低电平的宽度tWL≥tpd+tset=3tpd。因此，时钟信号的最小周期为Tcmin=tWH+tWL=6tpd，则最高时钟频率为。动态波形4.最高时钟频率