面向多芯粒互连微系统架构的可测性设计方法.pdfVIP

面向多芯粒互连微系统架构的可测性设计方法

1范围

本文件规定了面向多芯粒互连微系统架构的可测性设计方法，包括芯粒数字IO互连测试、SERDES

接口互连性测试及测试系统重定向方法。

本文件适用于信号处理等领域内多芯粒系统的可测性设计，旨在提高多芯粒互连微系统架构的测试

效率、降低测试开销，为多芯粒系统中数字IO和SERDES两类接口提供一种测试方法。

2规范性引用文件

下列文件中的内容通过文中的规范性引用而构成本文件必不可少的条款。其中，注日期的引用文件，

仅该日期对应的版本适用于本文件；不注日期的引用文件，其最新版本（包括所有的修改单）适用于本

文件。

GB/T9178-1988集成电路术语

UniversalChipletInterconnectExpress(UCIe)®:Anopenstandardfordevelopingasuccessfulchiplet

ecosystem

IEEEStd1149.1-2013标准测试访问端口和边界扫描架构

IEEEStd1149.6-2003用于测试高级数字网络的边界扫描标准

IEEEStd1687-2014可访问芯片内仪器的接口和架构（InternalJTAG，IJTA