实验利用计数器设计多功能数字钟.pptVIP

返回实验利用计数器设计多功能数字钟第1页，共33页，星期日，2025年，2月5日2一、实验目的掌握译码、显示电路的构成及使用方法；进一步熟悉计数器输出波形的测试方法；掌握40161的逻辑功能及使用方法；学习数字电路系统设计、组装与调试的方法。第2页，共33页，星期日，2025年，2月5日3二、实验任务：已知条件1Hz信号由555构成的多谐振荡器产生1KHz信号由信号源产生，并经二分频产生500Hz信号基本功能具有“秒”、“分”、“时”计时功能，小时按24小时制计时。具有校时功能，能对“分”和“小时”进行调整。扩展功能仿广播电台正点报时。在59分51秒、53秒、55秒、57秒发出低音512Hz信号，在59分59秒时发出一次高音1024Hz信号，音响持续1秒钟，在1024Hz音响结束时刻为整点。定时控制，其时间自定；第3页，共33页，星期日，2025年，2月5日4三、数字钟设计分析-功能框图数字钟电路系统由主体电路和扩展电路两大部分所组成秒计数器计满60后向分计数器进位分计数器计满60后向小时计数器进位小时计数器按照“24进制”规律计数计数器的输出经译码器送显示器第4页，共33页，星期日，2025年，2月5日5基本功能数字钟模块划分（计数部分）第5页，共33页，星期日，2025年，2月5日6时分秒计数器的设计分和秒计数器都是模M=60的计数器其计数规律为00—01—…—58—59—00…时计数器是一个24进制计数器即当数字钟运行到23时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为00时00分00秒。第6页，共33页，星期日，2025年，2月5日7三、计数器40161的逻辑功能及其应用4位二进制同步加(递增)计数器表5.18.4CC40161功能表1.40161的逻辑功能:清零使能数据输入置数进位置数ET=ETTETPCO=Q3Q2Q1Q0ETCP操作状态0xxx异步清零10?x同步预置11?0保持11?1计数第7页，共33页，星期日，2025年，2月5日81.40161的时序波形图第8页，共33页，星期日，2025年，2月5日92.构成任意进制计数器的方法利用同步预置?清零利用异步清零优点：清零可靠输出没有毛刺第9页，共33页，星期日，2025年，2月5日103.构成多位计数器的级联方法串行进位（异步）优点：简单；缺点：速度较慢六十进制计数器:出现竞争冒险的可能性较大第10页，共33页，星期日，2025年，2月5日11六十进制计数器并行进位（同步）优点：速度较快；缺点：较复杂。3.构成多位计数器的级联方法第11页，共33页，星期日，2025年，2月5日121.振荡器的设计振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。一般来说，振荡器的频率越高，计时精度越高。如图所示为电子手表集成电路（如5C702）中的晶体振荡器电路，常取晶振的频率为32768Hz，因其内部有15级2分频集成电路，所以输出端正好可得到1Hz的标准脉冲第12页，共33页，星期日，2025年，2月5日131.振荡器的设计如果精度要求不高也可以采用第二章介绍的由集成逻辑门与RC组成的时钟源振荡器或由集成电路定时器555与RC组成的多谐振荡器。这里设振荡频率fo=103Hz第13页，共33页，星期日，2025年，2月5日142.分频器的设计分频器的功能主要有两个产生标准秒脉冲信号提供功能扩展电路所需要的信号，如仿电台报时用的1kHz的高音频信号和500Hz的低音频信号等选用3片中规模集成电路计数器74LS90可以完成上述功能因每片为1/10分频，3片级联则可获得所需要的频率信号即第1片的Q0端输出频率为500Hz，第2片的Q3端输出为10Hz，第3片的Q3端输出为1Hz第14页，共33页，星期日，2025年，2月5日153.时分秒计数器的设计分和秒计数器都是模M=60的计数器其计数规律为00—01—…—58—59—00…用两片74LS161分别做作十位计数器（六进制）和个位计数器（十进制），再将它们级联组成模数M