12bit高速低功耗Pipelined-SAR ADC的研究.pdfVIP

摘要

摘要

Analog-to-digitalConverter

模数转换器（）是将所感触到的模拟信号转换为数

字信号给电子设备存储和传输，是集成电路中必不可少的模块。随着科技的高速

发展，便携设备给人们生活中带来许多便利，然而这些便携设备对ADC的性能要

求不断提高。所以在低功耗下高速传输数据成为了集成电路从业者的研究和开发

的热点。

本文将基于市场对ADC需求，对新型混合结构流水线式逐次逼近ADC展开

12100MSPPipelined-SARADC

研究，设计了一款位的的。为实现高速低功耗，

做了以下工作：

(1)对ADC的级数和功耗进行分析，确定第一级SARADC的量化位数为6bit；

(2)其次对ADC中各个关键模块的非理想因素进行理论分析，在MATLAB中

对系统进行噪声建模，便于后续对关键模块的设计；

(3)基于电容阵列DAC的开关切换策略采用Vcm-Based，对量化方式进行推导，

在MATLAB中进行行为级建模，验证ADC的功能性；

(4)采用级间增益减半技术，将放大器的增益从32减小到16；

(5)为实现高速和低功耗，将动态逻辑单元代替传统的D触发器，实现异步SAR

逻辑；

(6)采用开环放大器代替传统的静态运算放大器，降低功耗；

(7)为降低失调误差和级间增益误差，采用冗余技术。

本文基于TSMC40nm工艺下，在CadenceVirtuoso平台里进行电路设计并

Spectre仿真，仿真结果为：在1.2V电源电压下，当采样率为100MHz，对系统输

入±1V的输入信号，SNDR为61.9dB，ENOB为10.0，SFDR为-50.1dB，功耗为

4.12mW，核心电路的版图面积约为0.019mm2。

关键词：模数转换器，低功耗，建模，动态放大器

I

ABSTRACT

ABSTRACT

Analog-to-digitalconverterisanessentialmoduleintheICfield,whichconverts

thesensedanalogsignalintoadigitalsignalforelectronicdevicestorageand

transmission.Withtherapiddevelopmentoftechnology,portabledeviceshavebrought

manyconveniencestopeopleslives.However,theseportabledevicesconstantlyrequire

higherperformancefromADCs.Therefore,high-speeddatatransmissionatlowpower

consumptionhasbecomeahotresearchanddevelopmenttopicforintegratedcircuit

practitioners.

Thisthesiswillconductresearchonanovelhybridstructurepipelinebased

successiveapproximationADCbasedonmarketdemandforADCs,anddesigna12bit

100MSPPipelined-SARADC.Toachievehighspeedandlowpowerconsumption,the

followingworkhasbeendone：

(1)Analyzethelevelandpowerconsu