数字钟的设计--课程设计报告.docVIP

武汉理工大学《数字电子技术基础》课程设计说明书

附件1：

学号：

课程设计

题目

数字钟的设计

学院

信息工程学院

专业

电子信息工程

班级

姓名

指导教师

2016

年

7

月

1

日

课程设计任务书

学生姓名：专业班级：

指导教师：工作单位：信息工程学院

题目：数字钟的设计

初始条件：

具备电子电路的基础知识和设计能力；具备查阅资料的基本方法；熟悉常用的电子器件；熟悉电子设计常用软件的使用；

要求完成的主要任务：（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求）

1、设计基本数字钟电路；

2、数码管显示时分秒；

3、能够进行时间校准；

4、掌握数字电路的设计及调试方法；

5、撰写符合学校要求的课程设计说明书。

时间安排：

时间一周，其中2天原理设计，3天电路调试

指导教师签名：年月日

系主任（或责任教师）签名：年月日

摘要

本课程设计是自制数字钟，此课程设计分为三个部分：①脉冲信号发生部分：通过基于555定时器的多谐振荡器和具有8421十进制计数功能的74LS90芯片进行组合，产生1Hz的脉冲信号；②进制计算和时间校准部分：通过对74LS90芯片的接线调整形成60进制计数器和24进制计数器，同时通过或门芯片74LS32芯片和开关来控制“时”和“分”下级芯片的下降沿信号和校准时间按键的信号输入到上级芯片中，而“秒”部分的时间校准则采用了直接清零的方法来校准。③显示部分：通过CD4511译码器芯片接收74LS90芯片输出的8421BCD码信号，然后输出的共阴七段数码管进行显示。

关键词：进制计算、74LS90、CD4511、555定时器、多谐振荡器、下降沿信号

目录

方案分析与设计思路1

1.1脉冲信号发生部分1

1.2进制计算和时间校准部分7

1.3数码管显示部分12

电路制作过程16

2.1所用元件与工具16

2.2电路实物图16

2.3过程中出现的问题及解决方法18

调试与实践结果20

心得体会23

参考文献24

第

第PAGE24页共NUMPAGES30页

1.方案分析与设计思路

1.1脉冲信号发生部分

本次课程设计是设计数字钟，其中作为核心部分的进制计算部分采用了74LS90芯片，该芯片是下降沿有效的工作方式，因此要通过脉冲信号发生部分产生1Hz的方波信号输入到进制计算部分的电路中。

通过网上的资料查询以及对于本学期所学知识的回顾，我们确定了如下的两种方案以及一种备选方案：

方案一：

通过网上的资料查询以及《高频电子线路》中所学的相关知识，我们的方案一使用了晶体振荡器来产生脉冲信号。在网上的参考资料中，通过晶体振荡器和74LS00与非门芯片组合产生100kHz的脉冲信号（图1-1），再通过五片74LS90芯片组成一个倍的降频器（图1-2）。

图1-1基于100kHz晶体振荡器的脉冲发生电路

图1-2倍降频器

根据网上的参考资料我们在Multisim13上进行了仿真（图1-3），由于在Multisim13中并无100kHz的晶体振荡器可供选择，因此选用1.5MHz的晶体振荡器进行一个测试，其中U3A作为整形缓冲级输出矩形波型号。仿真结果如图1-4所示，输出了1.5MHz的脉冲波形。

关于分频器：74LS90（引脚图如图1-5）是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。将输出QA与输入CP1相接，构成8421BCD码计数器（见表1-1），根据8421码0~9的对应编码可以发现当从9（1001B）转向0（0000B）时，Q3会从高电平转向低电平产生一个下降沿信号，而且Q3只在9转0时会产生高转低的情况，因此此信号可作为下一芯片的步进信号，构成一个10倍的降频，根据此原理将N片74LS90芯片相连就可以构成倍的降频器。

表1-174LS90功能表

输入

输出

功能

清0

置9

时钟

Q3

Q2

Q1

Q0

R0(1)

R0(2)

S9(1)

S9(2)

CP0

CP1

1

1

0

X

X

X

0

0

0

0

清0

X

0

0

X

1

1

X

X

1

0

0

1

置9

X

0

0

X

X

0

0

X

X

0

↓

1

Q0输出

二进制计数

1

↓

Q3Q2Q1输出

五进制计数

↓

Q0

Q3Q2Q1Q0输出

8421BCD码

十进制计数

Q3

↓

Q3Q2Q1Q0输出

5421BCD码

十进制计数

1

1

不变

保持

图1-3晶体振荡器脉冲电路仿真

图1-4晶体