《电子技术基础》课件——第8章 时序逻辑电路.pptVIP

第8章时序逻辑电路图8-30是双四位异步二进制加法计数器74LS393的引脚图。下表为74LS393的功能表。其功能有：（1）异步清零当CR=1时，计数器清零。这种不受时钟脉冲控制的清零方式称为异步清零。（2）计数当CR=0时，在CP下降沿作用下加法计数。第8章时序逻辑电路2.同步二进制计数器异步计数器的进位信号是逐级传送的，因此计数速度受到了限制。为了提高计数速度，可以使用同步计数器，全部触发器均使用计数脉冲触发，各触发器状态同时转换，计数速度比异步计数器快得多。图8-31由JK触发器构成的同步四位二进制加法计数器?第8章时序逻辑电路74LS163是中规模集成四位同步二进制加法计数器图8-3274LS163的引脚图输入输出CRCTPCTTLDCPD0D1D2D3Q0Q1Q2Q30×××↑××××00001××0↑d0d1d2d3d0d1d2d31111↑××××计数10×1×××××保持1×01×××××保持表8-1474LS163的功能表第8章时序逻辑电路74LS163的功能简述如下：1）清零当CR=0且在CP上升沿时，计数器清零。这种需要时钟脉冲配合的清零方式称为同步清零。2）置数当LD=0且在CP上升沿时，计数器置数。这种需要时钟脉冲配合的置数方式称为同步置数。3)计数当CR=LD=0且CTP=CTT=1时，在CP上升沿作用下计数器计数。4）保持当CR=LD=0且CTP和CTT中至少有一个为0时，计数器保持。5）进位当Q3Q2Q1Q0=1111时，进位端有效即CO=0。第8章时序逻辑电路8．5计数器8．5．2十进制计数器1.CT74LS160和CT74LS16274LS160CPQ0Q1Q2Q3COD074LS162CTTCTPCRLDD1D2D3CRLD正如“161”与“163”一样，“160”与“162”的差别是：“160”为异步置0，“162”为同步置0；“160”与“162”的管脚以及其他功能完全相同。第8章时序逻辑电路8．5．2十进制计数器1.CT74LS160和CT74LS162CO=CTT·Q3Q0CO=Q3Q0CO=CTT·Q3Q0异步置00保持×××××0×11保持××××××011计数××××1111d0d1d2d3d0d1d2d3××0100000××××××××0COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR输出CO=CTT·Q3Q0CO=Q3Q0CO=CTT·Q3Q0同步置00保持×××××0×11保持××××××011计数××××1111d0d1d2d3d0d1d2d3××0100000×××××××0COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR输出输入74LS16074LS162×进位输出CO在输入第9个脉冲时为高电平，在输入第10个脉冲时输出下降沿。第8章时序逻辑电路8.5.3任意模值计数器要完成二进制和十进制以外的任意进制的计数，可利用现有的计数器，采用反馈清零法和反馈置数法来实现。用现有的M进制计数器构成N进制计数器时，又可分为两种情况：如果M＞N，则只需一片M进制计数器；如果M＜N，则需用多片M进制计数器。1.M＞N情况反馈清零法:利用计数器清零端的清零作用，在到达计数过程中的某一个中间状态时迫使计数器返回零重新开始计数，从而去除一些状态，得到所需进制。设产生清零信号的状态为反馈识别码NX。芯片为异步清零方式:反馈识别码为状态N，即NX=N；芯片为同步清零方式:反馈识