数电知识之锁存器和触发器.pptVIP

工作原理：1、CP正跳变后，TG1导通，TG2截止，输入信号D送入主锁存器。假设D为1时，经TG1传到G1的输入端，使Q’=1。同时，TG3截止，TG4导通，显然G3输入端和G4输出端经TG4连通，使从触发器维持在原来的状态不变。5.3触发器的电路结构和工作原理第30页，共59页，星期日，2025年，2月5日2、CP负跳变后，TG1截止，TG2导通，由此切断了D端与主锁存器的相连，同时TG2将G1的输入端与G2的输出端相通，使主锁存器维持现态不变。从触发器的情况是：TG3导通，TG4截止，主锁存器的状态送入从触发器。=0经TG3传给G3，于是Q＝15.3触发器的电路结构和工作原理第31页，共59页，星期日，2025年，2月5日B、边沿触发器主从触发器对激励信号的要求比较严格，抗干扰能力弱，而边沿触发器具有较强抗干扰能力，可靠性高。它只要求激励信号在时钟触发边沿的前后几个延迟时间保持不变，触发器就可以稳定地工作。边沿触发器的时钟触发方式为上升沿触发和下降沿触发。1、维持－阻塞边沿触发器维持－阻塞式边沿D触发器为例。5.3触发器的电路结构和工作原理第32页，共59页，星期日，2025年，2月5日电路结构由6个与非门构成，其中G1和G2构成基本SR存锁器。5.3触发器的电路结构和工作原理第33页，共59页，星期日，2025年，2月5日工作原理：I、SD和RD接至基本SR锁存器的输入端，分别是预置端和清零端，且低电平有效。II、假设：SD=RD=1。CP＝0时：与非门G3和G4封锁，其输出Q3=Q4=1，触发器状态不变。同时由于Q3至Q5和Q4至Q6的反馈信号将G5和G6两门打开，故可接收信号D。5.3触发器的电路结构和工作原理11011D第34页，共59页，星期日，2025年，2月5日当CP由0变1时触发器翻转。这时G3和G4门打开，它们的输出Q3和Q4的状态由G5和G6的输出状态决定。G4输出的一方面使Q的状态为D，另一方面使G3的输出为D避免使触发器置零；另外G4至G6的反馈线使G6输出维持D，继续维持G4的输出为。5.3触发器的电路结构和工作原理1101DDD第35页，共59页，星期日，2025年，2月5日结论：不论D触发器的初态如何，在时钟CP上升沿的作用下，触发器的状态与D一致。D触发器在CP的上升沿前两个门的延迟时间接受输入信号，上升沿时触发器输出变化，上升沿作用后D信号只要保持三个门的延迟时间，触发器就开始封锁输入信号。由于D触发器维持了正确状态，阻塞了不正确状态，故称维持－阻塞D触发器。特性方程：Qn+1=D总之，触发器是在CP上升沿前接受信号，上升沿时触发跳转，上升沿后输入被封锁，这三步都是在上升沿前后完成，所以称为边沿触发器。5.3触发器的电路结构和工作原理第36页，共59页，星期日，2025年，2月5日2、利用传输延迟的边沿触发器（边沿JK触发器）5.3触发器的电路结构和工作原理电路结构：由G11、G12、G13、和G21、G22、G23构成两个与或非门（构成SR锁存器），作为触发器的输出电路，而G3和G4两个与非门则构成触发器的输入电路接收输入信号J、K。另外在工艺上要保证G3和G4门的传输延迟时间大于SR锁存器的翻转时间。第37页，共59页，星期日，2025年，2月5日工作原理：I、CP＝0时，触发器处于一个稳态此时，G3和G4被封锁，不论J、K为何状态，Q3和Q4均为1，另一方面，G12、G22也被CP封锁，因而与或非门组成的触发器处于一个稳定状态，使输出状态不变。5.3触发器的电路结构和工作原理00011Q3Q4SR第38页，共59页，星期日，2025年，2月5日II、CP由0变1时，触发器不翻转，为接收信号作准备。设触发器现态为0，当CP由0变1时，G12和G22打开，G3和G4打开，G22的输出首先由0变1，此时无论G23为何种状态，都使Q为0。由于Q同时连接G12和G13的输入，故它们的输出均为0，使G11的输出为1，触发器状态不变。说明，此时在作接收J、K信号的准备。5.3触发器的电路结构和工作原理Q3Q4SR11001第39页，共59页，星期日，2025年，2月5日III、CP由1变0时触发器翻转设输入信号J=1、K＝0时，则Q3＝0、Q4=1，G13和G23的输出均为0，当CP下降沿到来时，G22的输出由1变