原创力文档- 1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
- 2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
- 3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
数字系统设计与VHDL
(第3版）;数字系统设计与VHDL（第3版）;第11章
TestBench测试与时序分析;;例11.1产生复位信号。
ENTITYreset_genIS
ENDENTITY;
ARCHITECTUREarchOFreset_genIS
SIGNALreset:BIT;
BEGINreset=0,
1AFTER50?ns,
0AFTER100?ns;
ENDarch;;例11.3周期脉冲信号的产生。
LIBRARYIEEE;
USEIE
文档评论（0）