数字系统设计与VHDL(第3版)教案-第8章VHDL设计进阶 .pptx

数字系统设计与VHDL(第3版)教案-第8章VHDL设计进阶 .pptx

  1. 1、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。。
  2. 2、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
  3. 3、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多

数字系统设计与VHDL

(第3版);数字系统设计与VHDL(第3版);第8章

VHDL设计进阶;8.1行为描述;【例8.2】用FORLOOP语句描述的7人表决电路。

LIBRARYIEEE;

USEIEEE.STD_LOGIC_1164.ALL;

ENTITYvote7IS

PORT(vt:INSTD_LOGIC_VECTOR(7DOWNTO1);

pass:OUTSTD_LOGIC);

ENDENTITYvote7;

ARCHITECTUREbehavOFvote7IS

BEGINPROCESS(vt)

VARIA

文档评论(0)

balala11 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档