原创力文档- 1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
- 2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
- 3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
数字系统设计与VHDL
(第3版）;数字系统设计与VHDL（第3版）;第5章
VHDL结构与要素;实体主要用于描述模块的输入/输出端口，其定义格式如下。
ENTITY实体名IS
[GENERIC(参数名：数据类型);] --[]表示可选项
[PORT(端口表);]
ENDENTITY实体名;
;5.1.1类属参数说明;例5.1用类属说明语句设计加法器。
LIBRARYIEEE;
USEIEEE.STD_LOGIC_1164.ALL; --调用库和包
USEIEEE.NUMERIC_STD.all;
ENTIT
文档评论（0）