可编程逻辑器件课件.pptVIP

可編程邏輯器件一、可編程邏輯器件的概念與特點是由編程來確定其邏輯功能的器件。ProgrammableLogicalDevice，簡稱PLD●邏輯電路的設計和測試均可在電腦上實現，設計成功的電路可方便地下載到PLD，因而研製週期短、成本低、效率高，使產品能在極短時間內推出。特點●用PLD實現的電路容易被修改。這種修改通過對PLD重新編程實現，可以不影響其週邊電路。因此，其產品的維護、更新都很方便。PLD使硬體也能象軟體一樣實現升級，因而被認為是硬體革命。●較複雜的數字系統能用1片或數片PLD實現，因而，應用PLD生產的產品輕小可靠。此外，PLD還具有硬體加密功能。●應用PLD設計電路時，需選擇合適的軟體工具。PLD的基本結構圖輸入電路與陣列輸出電路或陣列輸入項乘積項或項輸入輸出二、可編程邏輯器件的基本結構輸入緩衝電路用以產生輸入變數的原變數和反變數，並提供足夠的驅動能力。輸入緩衝電路(a)一般畫法(b)PLD中的習慣畫法(a)(b)AAAAAA由多個多輸入與門組成，用以產生輸入變數的各乘積項。例如CABCCABBAW7=ABCABCW0=與陣列PLD的基本結構圖輸入電路與陣列輸出電路或陣列輸入項乘積項或項輸入輸出二、可編程邏輯器件的基本結構PLD器件中連接的習慣畫法固定連接可編程連接斷開連接PLD中與門和或門的習慣畫法(a)(b)YCABCBAACBYYYCBA≥1由多個多輸入與門組成，用以產生輸入變數的各乘積項。PLD的基本結構圖輸入電路與陣列輸出電路或陣列輸入項乘積項或項輸入輸出CABCCABBAW7=ABCABCW0=●●●●●●與陣列的

PLD習慣畫法二、可編程邏輯器件的基本結構由圖可得Y1=ABC+ABC+ABCY2=ABC+ABCY3=ABC+ABC例如ABC●●●Y3Y2Y1●●●●●●●●●●●●●與陣列或陣列PLD的基本結構圖輸入電路與陣列輸出電路或陣列輸入項乘積項或項輸入輸出由多個多輸入或門組成，用以產生或項，即將輸入的某些乘積項相加。二、可編程邏輯器件的基本結構由PLD結構可知，從輸出端可得到輸入變數的乘積項之和，因此可實現任何組合邏輯函數。再配以觸發器，就可實現時序邏輯函數。PLD的基本結構圖輸入電路與陣列輸出電路或陣列輸入項乘積項或項輸入輸出PLD的輸出回路因器件的不同而有所不同，但總體可分為固定輸出和可組態輸出兩大類。二、可編程邏輯器件的基本結構(一)按可編程部位分類類型與陣列或陣列輸出電路PROM(即可編程ROM)固定可編程固定PLA(即ProgrammableLogicArray，可編程邏輯陣列)可編程可編程固定PAL(即ProgrammableArrayLogic，可編程陣列邏輯)可編程固定固定GAL(即GeneticArrayLogic，通用陣列邏輯)可編程固定可組態PROM、PAL和GAL只有一種陣列可編程，稱為半場可編程邏輯器件，PLA的與陣列和或陣列均可編程，稱為全場可編程邏輯器件。三、可編程邏輯器件的類型目前多用GAL。因為GAL可重複編程、工作速度高、價格低、具有強大的編程工具和軟體支撐，並且用可編程的輸出邏輯宏單元取代了固定輸出電路，因而功能更強。通常簡稱HDPLD陣列型HDPLD主要優點：速度快，實現數據處理能力強；FPGA主要優點：容量大，實現邏輯控制的能力強。低密度PLD高密度PLD(即HighDensityPLD，簡稱HDPLD)陣列型HDPLD現場可編程門陣列HDPLD集成度1000門的PLD稱為HDPLD(二)按集成密度分類FieldProgrammableGate

Array，簡稱FPGA。P