FP开发板系列教程之中级篇06：数码管数字时钟.pdfVIP

文件记录文件历

史记录

文件编号2015‑01‑13

文件标题fpga开发板系列之中级篇06：数码管数字时钟

文件履历

版本编制日期更改内容（条款）

A阿飞2015‑01‑13首发

目录

1实验目的.

2实验原理.

2.1基本概念基本概念

2.2FPGA管脚约束.

2.7实验操作过程

3实验步骤.

3.1综合

3.2仿真

4实验结果.

4.1结果演示

4.1.2matlab数数析析析分析析析析析析析析析析析析析析析析

4.1.3开演示示示示示示示示示示示示示示示示示示示示

4.2特别说明

1实验目的

（1）学习并掌握数字时钟设计方法及技巧。

（2）学习并掌握数码管动态扫描显示原理。

2实验原理

2.1基本概念

2.1.1数字时钟

000

FPGA工作是以时钟为周期的，例如时钟采用50MHz，那么一个时钟周期为20ns，对时钟计数，1S为1000

000/20=50000000个时钟周期，以此类推很容易算出1Min、1H等于做少个时钟周期。FPGA硬件描述语言设

计的数字时钟实际上就是一个计数器。

2.1.2动态显示

用数码管显示信息时，由于每个数码管至少需要8个I/O口，