硬件工程师面试题集含答案很全.docVIP

硬件工程师面试题集

(ＤSP,嵌入式系统，电子线路,通讯,微电子,半导体)

---Reaｌ＿Ｙａmede

1、下面是某些基本的数字电路知识问题，请简明回答之。

(1）什么是Setup和Ｈold时间?

答:Setｕp/ＨoldTime用于测试芯片对输入信号和时钟信号之间的时间规定。建立时间（SeｔupＴimｅ)是指触发器的时钟信号上升沿到来此前，数据可以保持稳定不变的时间。输入数据信号应提前时钟上升沿(如上升沿有效）T时间到达芯片,这个Ｔ就是建立时间通常所说的SeｔupTiｍe。如不满足SｅtuｐTimｅ,这个数据就不能被这一时钟打入触发器,只有在下一个时钟上升沿到来时,数据才能被打入触发器。保持时间（HｏｌｄTimｅ)是指触发器的时钟信号上升沿到来以后，数据保持稳定不变的时间。假如HoldＴiｍe不够，数据一样不能被打入触发器。

(２)什么是竞争与冒险现象？如何判断?如何消除？

答:在组合逻辑电路中,因为门电路的输入信号经过的通路不尽相同,所产生的延时也就会不一样，从而导致到达该门的时间不一致,我们把这种现象叫做竞争。因为竞争而在电路输出端可能产生尖峰脉冲或毛刺的现象叫冒险。假如布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法:一是添加布尔式的消去项,二是在芯片外部加电容。

（3)请画出用Ｄ触发器实现２倍分频的逻辑电路

答:把D触发器的输出端加非门接到D端即可，如下列图所表达:

(4)什么是”线与”逻辑，要实现它,在硬件特征上有什么具体规定?

答：线与逻辑是两个或多个输出信号相连可以实现与的功效。在硬件上,要用OC门来实现（漏极或者集电极开路),为了防止因灌电流过大而烧坏OＣ门，应在OC门输出端接一上拉电阻（线或则是下拉电阻）。

(５)什么是同时逻辑和异步逻辑？同时电路与异步电路有何区别?

答:同时逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。电路设计可分类为同时电路设计和异步电路设计。同时电路运用时钟脉冲使其子系统同时运作，而异步电路不使用时钟脉冲做同时，其子系统是使用特殊的“开始和“完成”信号使之同时。异步电路具备以下优点：无时钟歪斜问题、低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性．

(７)你知道那些常用逻辑电平?TＴＬ与ＣＯMＳ电平可以直接互连吗?

答:常用的电平原则，低速的有RS232、RS485、ＲS422、TTＬ、ＣMＯＳ、LＶTTL、LVＣMOS、ＥＣＬ、ＥCL、LVPＥCＬ等，高速的有LVDS、GＴL、PGTL、ＣＭL、HSTＬ、SSTＬ等。

通常说来，CMOS电平比TTL电平有着更高的噪声容限。假如不考虑速度和性能，通常ＴTL与CMOS器件可以互换。但是需要注意有时候负载效应可能引起电路工作不正常,因为有些ＴTL电路需要下一级的输入阻抗作为负载才能正常工作。

（6)请画出微机接口电路中,经典的输入设备与微机接口逻辑示意图(数据接口、控制接口、锁存器/缓冲器)

经典输入设备与微机接口的逻辑示意图如下：

2、你所知道的可编程逻辑器件有哪些?

答：RＯM（只读存储器）、PLA（可编程逻辑阵列）、FPＬA（现场可编程逻辑阵列)、PAL（可编程阵列逻辑)GAL(通用阵列逻辑）,EPLＤ(可擦除的可编程逻辑器件)、FPＧA(现场可编程门阵列）、CPLD(复杂可编程逻辑器件)等,其中ＲＯM、ＦPLA、PAL、GAＬ、EPLD是出现较早的可编程逻辑器件，而ＦPＧA和ＣPLD是当今最流行的两类可编程逻辑器件.FPGA是基于查找表结构的,而ＣPLD是基于乘积项结构的．

3、用VHDL或VＥRＩLOＧ、ABＬE描述8位D触发器逻辑

４、请简述用EDA软件（如ＰROＴEL)进行设计(包含原理图和PCB图)到调试出样机的整个过程,在各环节应注意哪些问题?

答:完成一个电子电路设计方案的整个过程大致可分：(１)原理图设计(2）PCB设计(3）投板(４）元器件焊接(5）模块化调试(6）整机调试。注意问题如下:

(1）原理图设计阶段

注意适当加入旁路电容与去耦电容;

注意适当加入测试点和０欧电阻以以便调试时测试用；

注意适当加入０欧电阻、电感和磁珠(专用于抑制信号线、电源线上的高频噪声和尖峰干扰)以实现抗干扰和阻抗匹配;

(2）PCＢ设计阶段

自已设计的元器件封装要特别注意以防止板打出来后元器件无法焊接；

FM部分走线要尽量短而粗,电源和地线也要尽量粗;

旁路电容、晶振要尽量接近芯片相应管脚;

注意美观与使用以便；

（3）投板

阐明自已需