嵌入式系统硬件技术讲课文档.pptVIP

嵌入式系统硬件技术;（优选）嵌入式系统硬件技术;存储器的几个相关性能指数;存储器设计目标;设计目标实现依据;存储器层次结构;存储器层次结构图;存储器层次结构的特性;存储器层次结构几个基本概念;存储器层次结构的性能;主存简介;DRAM与SRAM主要差别;DRAM存储器;DRAM的基本结构;从DRAM到DDRIII;DRAM读数据时序;人们发现通常数据是连续读/写的，因此，改为FPMDRAM，送一次行地址后，将行地址锁存，只送列地址，每送一个列地址就读/写一个数据，直到该行的数据读完。从而提高了读/写速度。

;由于在列地址送出后到读出数据之间需要时间，而这个时间对于地址线而言是空闲的，可以送出下一个列地址，因此开发了EDODRAM，利用类似于流水线的模式进一步提高了内存读/写速度。;由于DRAM需要动态充电的特性使每次读数据后需要进行再次充电才能进行下次读，因此SDRAM采用了两个（或多个）Bank的方式进行交替数据操作，Bank0读数据时Bank1充电，下一周期Bank1读数据时Bank0充电，从而提高对外的数据交换能力。

SDRAM的操作改为由外部时钟上升沿同步控制方式，以实现突发数据传送能力。突发数据传送可以实现接收一次列地址发送多个数据的能力。;;;DDR（DoubleDataRate）SDRAM则采用了二倍预读取的技术，在每次得到一个地址时芯片内部读取两个数据，这两个数据分别在一个时钟的上升沿和下升沿传送出去，从而提高读/写速度。

;DDRIISDRAM采用了4倍预读取的技术，在每次得到一个地址时芯片内部读取4个数据，并将I/O端口的时钟频率提高为原来的两倍（内部操作时钟频率的两倍），并在一个时钟上升沿和下升沿各传送一个数据，从而进一步提高读/写速度。;DDRIIISDRAM采用了8倍预读取的技术，在每次得到一个地址时芯片内部读取8个数据，并将I/O端口的时钟频率提高为原来的4倍（内部操作时钟频率的4倍），并在一个时钟上升沿和下升沿各传送一个数据，从而进一步提高读/写速度。;SDRAM的特点;*;;SDRAM中行地址宽度与列地址宽度常常是不一样的，列地址通常只有9位，表示512个列，也就是说给出一次行地址，最多能够读取512个字节（或字）。

本例中行地址为212＝4K，列地址为29＝512

Bank数由bs0,bs1(A12,A13)给出共22＝4，因此每片SDRAM容量为4K*512*4=8MB

两片共8MB＊2=16MB;存储器;课后练习;3.2闪速存储器(Flash);FLASH工作原理;FLASH技术;NORFLASH接口;NORFLASH指令;读数据只需要1个周期

直接在地址总线送地址，可在数据总线读到数据

写数据需要4个周期

1–将0xAA写到FLASH地址0x555

2–将0x55写到FLASH地址0x2AA

3–将0xA0写到FLASH地址0x555

4–将编程数据(BYTE)写到对应的编程地址上去

整片擦除操作需要6个周期

1–将0xAA写到FLASH地址0x555

2–将0x55写到FLASH地址0x2AA

3–将0x80写到FLASH地址0x555

4–将0xAA写到FLASH地址0x555

5–将0x55写到FLASH地址0x2AA

6–将0x10写到FLASH地址0x555;NORFlash接口示意图;Flash技术;基于NAND的存储器可以取代硬盘或其他块设备。

目前量产的NANDFLASH已经可达64Gb。

;NANDFlash内部结构;NANDFlash地址结构;NANDFlash容量大，而且可常时间保存数据，因此可以用于替代硬盘作为外存使用。但由于坏块的存在，难以保证存储信息的安全，因此每个页都有16B的冗余信息用于描述当前块的状态，及逻辑块号，这样在上层文件系统中，就可以将其作为一个标准块设备使用。;冗余字节的定义;逻辑地址格式;NANDFlash接口标准;NANDFlash命令;;;;NANDFlash接口示意图;NORFlash与NANDFlash比较;技术;常见存储卡标准;SD（SecureDigitalCard）卡

1999年由松下电器，东芝，SanDisk联合推出，大小32mm×24mm×2.1mm，可与MMC兼容。miniSD卡大小20mm×21.5mm×1.4mm，2005年SDA推出了MicroDSD卡标准，大小为11mm×15mm×1mm。

记忆棒（MemoryStick）

1999年由Sony公司推出，大小50mm×21.5mm×1.5mm，重4g，由于卡;课