可编程接口芯片及应用.pptxVIP

模/数(A/D)与数/模(D/A)转换技术及其接口可编程并行接口芯片8255A串行通信及可编程串行接口芯片8251A可编程定时器/计数器芯片8253第8章可编程接口芯片及应用

定时功能的实现方法软件定时（延时）——利用微处理器执行一个延时程序段实现硬件定时——采用分频器、单稳电路或简易定时电路控制定时时间可编程硬件定时——软件硬件相结合、用可编程定时器芯片构成一个方便灵活的定时电路8.1可编程定时/计数器8253/8254

5%55%30%10%3个独立的16位计数器通道按二进制或十进制（BCD码）计数每个计数器有6种工作方式可用于准确计数或精确定时8.1.18253的结构及引脚功能

1、内部结构012D7～D0计数器0控制字寄存器计数器1计数器2内部数据总线数据总线缓冲器读写控制逻辑RDWRA0A1CSCLK0GATEOUT0CLK1GATEOUT1CLK2GATEOUT2VccGND

CLK时钟输入信号——在计数过程中，此引脚上每输入一个时钟信号（下降沿），计数器的计数值减101GATE门控输入信号——控制计数器工作，可分成电平控制和上升沿控制两种类型02OUT计数器输出信号——当一次计数过程结束（计数值减为0），OUT引脚上将产生一个输出信号定时时间=时钟周期×计数初值03计数器

读/写逻辑D0~D7数据线 A0~A1地址线RD读信号 WR写信号CS片选信号CSA1A0读操作RD写操作WR000001010011读计数器0读计数器1读计数器2无操作写计数器0写计数器1写计数器2写控制字

2、8253引脚及与CPU的连接计0计1计2控制口端口地址、9AH、9CH、9EHD0~D7RDWRA2A1A7A6A0M/IOA5A4A3D0~D7RDCLK0WRGATE0A1OUT0A0CSGG2AG2BY3CBA≥18086最小模式8253

8.1.28253的工作方式启动计数方式（硬件、软件）计数结束信号GATE的作用时钟周期输入时钟CLK的周期输出周期输出端OUT的输出波形的周期两个周期主要区别

方式0计数结束中断GATEOUTCLK031244方式0WR特征高电平触发初始低电平减到“0”时OUT由低变高

方式1单稳负脉冲信号发生器GATEOUTCLK031244方式1WR特征上升沿触发初始高电平开始计数OUT由高变低，到0输出变低

方式2速率信号发生器（分频器）03124GATEOUTCLK4方式2031240312403124WR特征高电平和上升沿触发初始高电平减到“1”时OUT由高变低，减到“0”时重新计数

方式3方波发生器03124GATEOUTCLK4方式3031240312403124WR特征高电平和上升沿触发初始高电平计数完成一半时OUT由高变低，减到0重新计数

方式4软件触发选通信号GATEOUTCLK031244方R特征高电平触发初始高电平计数到“0”OUT由高变低，维持一个CLK周期

方式5硬件触发选通信号GATEOUTCLK031244方式522333110WR特征上升沿触发初始高电平计数到“0”OUT由高变低，维持一个CLK周期

处理器写入8253的计数初值只是写入了预置寄存器，之后到来的第一个CLK输入脉冲（需先由低变高，再由高变低）才将预置寄存器的初值送到减1计数器。从第二个CLK信号的下降沿，计数器才真正开始减1计数。12需要注意：

8.1.38253的编程1、控制字SC1SC0RL1RL0M2M1M0BCD00计001计11