第8章 软件可编程锁相环.pptVIP

第1页，共11页，星期日，2025年，2月5日第2页，共11页，星期日，2025年，2月5日锁相环控制器的组成：锁相环乘法器PLLM、分频器D0、D1、D2、D3和复位控制器等组成，可通过软件进行配置。输入参考时钟：①CLKIN：外部晶体振荡器的输入信号（3.3V）。②OSCIN：片上晶体振荡器的输出信号（1.2V）。输出时钟：①AUXCLK：直接来自于CLKIN和OSCIN的内部时钟输出信号。②SYSCLK1：分频器D1的内部时钟输出。③SYSCLK2：分频器D2的内部时钟输出。④SYSCLK3：分频器D3的内部时钟输出。第3页，共11页，星期日，2025年，2月5日功能描述：①锁相环乘法器PLLM：进行1~32倍倍频。②分频器D0、D1、D2、D3：1~32倍分频。③复位控制器：当复位信号RESET被撤销后，在内部延长复位信号，直到输入时钟源稳定下来。第4页，共11页，星期日，2025年，2月5日第5页，共11页，星期日，2025年，2月5日初始化配置：复位之后，用软件方式对PLL和PLL控制器进行初始化。在DSP复位时，为了正确配置锁相环及其控制器，必须执行下面两个软件初始化过程之一。第6页，共11页，星期日，2025年，2月5日初始化锁相环模式：当系统要使用分频器D0和锁相环的时候，进行该模式（PLLEN=1）。①在PLLCSR寄存器中，设置PLLEN=0（禁止模式）②等待最慢的PLLOUT引脚或参考时钟源CLKIN或OSCIN四个周期。③在PLLCSR寄存器中，设置PLLRST=1（PLL被复位）④如果有必要，对PLLDIV0和PLLM编程。⑤如果有必要，对PLLDIV1-n编程，必须应用执行操作来使这些分频器更新比例系数。⑥等待锁相环正确的复位。⑦在PLLCSR寄存器中，设置PLLRST=0，使锁相环退出复位状态。⑧等待锁相环锁定。⑨在PLLCSR寄存器中，设置PLLEN=1来使能锁相环模式。在PLLEN≠0且PLLRST≠1时，需要执行步骤①~③。当设备正从复位状态脱离时，这些步骤不是需要的。（默认情况下，PLLEN=0，PLLRST=1）第7页，共11页，星期日，2025年，2月5日初始化旁路模式：当系统需旁路分频器D0和锁相环的时候，进行初始化旁路模式（PLLEN=0）①在PLLCSR寄存器中，设置PLLEN=0（禁止模式）；②等待最慢的PLLOUT引脚或者参考时钟源（CLKIN或OSCIN）四个周期；③在PLLCSR寄存器中，设置PLLRST=1（PLL被复位）④如果有必要，对PLLDIV0和PLLM编程。⑤如果有必要，对PLLDIV1~n编程，必须应用执行操作来使这些分频器更新比例系数。在PLLEN≠0且PLLRST≠1时，需要执行步骤①~③。当设备正从复位状态脱离时，这些步骤不是需要的。（默认情况下，PLLEN=0，PLLRST=1）第8页，共11页，星期日，2025年，2月5日