微处理器外部引脚及微机总线.pptxVIP

第5章微处理器外部引脚及微机总线

第5章微处理器引脚及微机总线8086/8088CPU的引脚8088/8086的工作模式及系统总线的形成总线概述ISA总线信号

图1-1微型计算机的组成3qingyang@whut.edu.cn

2025/10/14qingyang@whut.edu.cn48088/8086的引脚（外部特性）8086和8088CPU在外部引脚上的区别:8086有16根数据线AD15～AD0，与地址线分时复用。8088只有8根数据线AD7～AD0，与地址线分时复用。第28引脚8086为M/IO*，8088为IO/M*。第34引脚8086为BHE*/S7，8088为SS0*。Intel8088引脚

2025/10/14qingyang@whut.edu.cn5外部特性表现在其引脚信号上，学习时请特别关注以下几个方面：⑴引脚功能:指引脚信号的定义、作用；通常 采用英文单词或其缩写表示⑵信号流向:信号从芯片向外输出，还是信号从外 部输入芯片，或者是双向的⑶有效电平:逻辑电平高、低电平有效/上升、下降边沿有效⑷三态能力:输出正常的低电平、高电平外， 还可以输出高阻的第三态

2025/10/14qingyang@whut.edu.cn68088/8086引脚定义的方法大致分为五类： 1每个引脚只传送一种信息。例如，第32脚只传送CPU发出的读信号RD*。 2每个引脚电平的高低代表不同的信号。例如，IO/M*。 3在两种不同的工作方式下有不同的名称和定义。例如第29引脚，当工作在最小模式时传送写信号WR*；当工作在最大模式时传送的是总线锁定信号LOCK*。 4分时复用，即在不同的时间可以传送不同的信息。例如，AD7~AD0是地址和数据分时复用线。 5输入和输出分别传送不同的信息。例如第31引脚，输入时传送总线请求，输出时传说总线请求允许。

2025/10/14qingyang@whut.edu.cn78088/8086数据和地址引脚（1）AD7～AD0（Address/Data）地址/数据分时复用引脚，双向、三态在访问存储器或外设的总线操作周期中，这些引脚在第一个时钟周期输出存储器或I/O端口的低8位地址A7～A0其他时间用于传送8位数据D7～D0A15～A8（Address）8位地址引脚，输出、三态这些引脚在访问存储器或外设时，提供全部20位地址中的中间8位地址A15～A8

2025/10/14qingyang@whut.edu.cn88088/8086数据和地址引脚（2）A19/S6～A16/S3（Address/Status）地址/状态分时复用引脚，输出、三态。这些引脚在访问存储器的第一个时钟周期输出高4位地址A19～A16。在访问外设的第一个时钟周期全部输出低电平无效。其他时间输出状态信号S6～S3。S6恒等于0。S5表示中断允许位的状态。S5=0，表明CPU禁止一切可屏蔽中断；S5=1，表明CPU可以响应可屏蔽中断的请求。S4S3当前正在使用的段寄存器00ES01SS10CS11DS

2025/10/14qingyang@whut.edu.cn98088/8086控制引脚（1）ALE（AddressLatchEnable，25引脚）地址锁存允许信号，输出、三态、高电平有效ALE引脚高有效时，表示复用引脚：AD7～AD0和A19/S6～A16/S3正在传送地址信息由于地址信息在这些复用引脚上出现的时间很短暂，所以系统可以利用ALE引脚将地址锁存起来IO/M*（InputandOutput/Memory，28引脚）I/O或存储器访问控制信号，输出、三态该引脚输出高电平时，表示CPU将访问I/O端口，这时地址总线A15～A0提供16位I/O口地址该引脚输出低电平时，表示CPU将访问存储器，这时地址总线A19～A0提供20位存储器地址

2025/10/14qingyang@whut.edu.cn108088/8086控制引脚（2）WR*（Write，29引脚）写控制信号，输出、三态、低电平有效有效时，表示CPU正在写出数据给存储器或I/O端口RD*（Read，32引脚）读控制信号，输出、三态、低电平有效有效时，表示CPU正在从存储器或I/O端口读入数据IO/M*、WR*和RD*是最基本的控制信号，组合后，控制4种基本的总线周期。总线周期IO/M*WR*RD*存储器读低高低存储器写低低高I/O读高高低I/O写高低高

2025/10/14qingya