第四章触发器简.pptVIP

翻转10011111置111010011置000011100状态不变01010000说明Qn+1QnKJ1.特性表3.状态转换图2.特性方程4.驱动表12X011X1101X010X00JKQnQn+1第29页，共58页，星期日，2025年，2月5日例已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。在画主从触发器的波形图时，应注意以下两点：（1）触发器的触发翻转发生在时钟脉冲的触发沿（这里是下降沿）。（2）CP=1期间主触发器接收，在CP下降沿的瞬间从触发器翻转。12第30页，共58页，星期日，2025年，2月5日主从JK触发器的一次变化现象主从JK触发器在CP=1期间，主触发器在输入发生多次变化的情况下，而其状态只能变化（翻转）一次，第二次变化再也不能发生，这种现象称为一次变化现象。所以，在使用中，要保证在CP=1期间，Q=0时J不能发生从0—1—0的变化，Q=1时K不能发生从0—1—0的变化。12第31页，共58页，星期日，2025年，2月5日解：画出输出波形如图示。例已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。KJQ12解决的方法：引入边沿触发器第32页，共58页，星期日，2025年，2月5日1.电路结构置0维持线响应输入D和CP信号根据Q3Q4确定触发器的状态四、边沿触发器逻辑符号表示边沿触发，外侧无圆圈，表示上升沿触发。（一）维持阻塞D触发器12第33页，共58页，星期日，2025年，2月5日2.特性表DQnQn+1功能说明000输出状态与D状态相同0101011113.特性方程Qn+1=D4.状态图5.驱动表QnQn+1D00001110011112第34页，共58页，星期日，2025年，2月5日逻辑符号RD—直接置0端，低电平有效；SD—直接置1端；低电平有效。126.带有RD和SD的维持阻塞D触发器第35页，共58页，星期日，2025年，2月5日输入输出RDSDCPDQQ01XX10XX11011101100110功能表特点：（1）单输入端的双D触发器。（2）它们都带有直接置0端RD和直接置1端SD，为低电平有效。（3）为CMOS边沿触发器，CP上升沿触发。逻辑符号引脚分布127.典型集成电路-----74HC74（双D触发器）第36页，共58页，星期日，2025年，2月5日（二）利用传输延迟的触发器（JK触发器）1、电路结构逻辑符号12第37页，共58页，星期日，2025年，2月5日2.典型集成电路-----74HC76（双JK触发器）逻辑符号引脚分布输入输出RDSDCPJKQnQn01XXX0110XXX101100保持1101011110101111翻转功能表12第38页，共58页，星期日，2025年，2月5日3.典型集成电路-----74LS112（双JK触发器）

引脚分布输入输出RDSDCPJKQnQn01XXX0110XXX101100保持1101011110101111翻转功能表逻辑符号12第39页，共58页，星期日，2025年，2月5日第二节触发器的逻辑功能及功能转换一、触发器按逻辑功能的分类时钟控制-锁存器边沿触发-触发器12第40页，