- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
触发器——多媒体教学2021/10/10星期日1
2《电子技术实验》信息实验中心——多媒体教学2021/10/10星期日2
3注意:1、下次实验的时间是第14周下次实验内容2、本次实验报告的要求1、复习由触发器组成的数码寄存器的工作原理,清零和存数的方法。2、了解双向移位寄存器的组成和工作原理。实验五寄存器预习要求2021/10/10星期日3
4数字电路实验箱(附录六)74LS0074LS7474LS1122021/10/10星期日4
实验四触发器54.1实验目的1、学习用与非门组成基本RS触发器并测试其逻辑功能。2、熟悉集成JK触发器和D触发器及用它们接成的T′触发器的逻辑功能和触发方式。4.2实验内容及步骤4.2.1用与非门组成基本RS触发器所用与非门为四2输入与非门74LS00。74LS00管脚图见图2-2。2021/10/10星期日5
6⑴按图4-1连接电路。⑵将置0端R和置1端S分别接数字电路实验箱的两个“逻辑开关”;输出端Q、分别接数字电路实验箱的两个“状态显示二极管”。⑶按表4-1,对应R、S的各种情况(R=S=0除外),观察并纪录输出端Q和的状态。图2-2RSQQ图4-12021/10/10星期日6
7表4-1QRSQ?0?1???1?0???1?1??2021/10/10星期日7
8在芯片上任选一D触发器,将置0端和置1端分别接数字电路实验箱的两个“逻辑开关”;CP和D端处于任意电平,输出端Q、分别接数字电路实验箱的两个“状态显示二极管”。⑴异步置位和复位功能测试4.2.2集成D触发器(双上升沿触发器74LS74)双D上升沿触发器74LS74的管脚图如图4-2所示。2021/10/10星期日8
9按表4-2,对应、的各种情况(==0除外)观察并纪录输出端Q和的状态。表4-2Q?0?1???10???1?1??2021/10/10星期日9
10①CP为0,先将触发器置1(端接一下低电平),然后使D为0,观察触发器是否翻转。②D仍为“0”,CP加单正脉冲,按表4-3,观察并纪录输出端Q的状态。③CP为“0”,先将触发器置“0”(端接一下低电平),然后使D为“1”,重复上述过程。?对应触发器的不同初态,在D为1或0状态下,观察CP作用前后,触发器输出端Q的状态与D端输入信号之间的关系。CP接单正脉冲,D端接逻辑开关,其它位置同(1)⑵逻辑功能测试2021/10/10星期日10
11D01CP00Qn+1Q初始状态Qn=1Qn=010011001表4-3注意:单正脉冲源的使用!2021/10/10星期日11
12⑶接成T′触发器①将D触发器的D端从逻辑开关上取下,再把D端和端相连,即转换为T′触发器,如图4-4所示。②CP加单正脉冲,按表4-4所列条件,观察并纪录输出端Q的翻转次数和CP端输入的单正脉冲个数之间的关系。2021/10/10星期日12
13脉冲数NQQCP01234000000000111111112021/10/10星期日13
14⑴异步置位和复位功能测试:①使J、K、CP为任意状态,令=0,=1,观察Q端的状态。②使J、K、CP为任意状态,令=1,=0,观察Q端的状态。将结果填入表4-5中。CPJK表4-5QXXXXXX01104.2.3集成JK触发器双JK下降沿触发器74LS112的管脚图如图4-5所示。2021/10/10星期日14
15⑵逻辑功能测试①先将触发器置0或置1(预置完成后和均为高电平),从CP端输入单正脉冲,在表4-6所列J、K情况下,观察并纪录输出端Q的逻辑状态。endJ、K接逻辑开关,CP接单正脉冲,其它同上。11100011100011111100000CPJKQ0000000000001111111101表4-602021/10/10星期日15
原创力文档


文档评论(0)