第二章运算方法和运算器.pptVIP

16位组内并行进位、组间并行进位的并行加法器进位产生次序：产生第一小组的C1、C2、C3及所有的Gi*、Pi*；产生组间的进位信号C4、C8、C12、C16；产生第二、三、四小组的C5、C6、C7、C9、C10、C11、C13、C14、C15；至此，进位信号全部形成，和数也随之产生。第61页，共86页，星期日，2025年，2月5日三、奇偶校验码广泛用于主存的读写校验或ASCII码字符传送过程中的检查。1、编码方式：在n位有效信息位上加一个二进制位作为校验位P，构成n+1位的奇偶校验码。校验位P的位置可以在有效信息位的最高位之前，也可在有效信息位的最高位之后。奇校验(odd):编码中含“1”的个数(连同校验位)共有奇数个“1”；偶校验(even):编码中含“1”的个数(连同校验位)共有偶数个“1”。例:信息编码为100010001100010000奇校验位偶校验位第29页，共86页，星期日，2025年，2月5日若采用偶校验,则校验位P可由下式确定：Peven=D0D1D2D3D4D5D6D7（2-1）若D7-D0中有偶数个1,则“偶形成”=0若D7-D0中有奇数个1,则“偶形成”=1若采用奇校验,则校验位P可由下式确定：Podd=Peven（2-2）根据式（2-1）和（2-2），可得到9位奇偶校验位P的形成电路，如下图示。+++++++第30页，共86页，星期日，2025年，2月5日++++++++偶校验位形成D7D6D5D4D3D2D1D0奇校验位形成奇偶校验位P的形成电路PevenPodd第31页，共86页，星期日，2025年，2月5日+++++++++偶校错校验位D7D6D5D4D3D2D1D0奇校错奇偶校验位电路Peven2、奇偶校验码的校验:8位代码与1位校验位同时送入偶校验逻辑电路.若“偶校错”=0,表明数据无奇数个错,可视为正确.第32页，共86页，星期日，2025年，2月5日3、主存读写过程中的奇偶校验假设CPU准备写入主存某单元的数据若采用奇校验，经过奇偶校验电路，形成奇偶校验位，实际写入贮存的9位校验码为101010101（最高位为校验位）。从主存单元读出的9位信息首先送入奇偶校验电路，若9位信息中“1”的个数为奇数个，表示读出信息正确，将校验位去掉后的8位数据送CPU；否则，表示读出信息不正确，向CPU发出奇偶校验出错的中断请求信号。CPU奇偶校验电路主存8位9位8位9位第33页，共86页，星期日，2025年，2月5日2.2定点数加减运算2.2.1补码加法运算1.补码加法的公式:[x]补+[y]补=[x+y]补(mod2)2.补码加法的特点:符号位作为数的一部分一起参加运算;在模2的意义下相加,超过2的进位要丢掉.例:x=+0.1001,y=-0.0101,求x+y解:[x]补=0.1001,[y]补=1.1011[x]补0.1001[y]补1.1011[x+y]补10.0100故:x+y=0.0100+进位超过2，丢掉第34页，共86页，星期日，2025年，2月5日2.2.2补码减法运算1.补码减法的公式:[x-y]补=[x]补-[y]补=[x]补+[-y]补2.补码减法的特点:减法运算可以化为加法,可和常规加法运算使用同一加法器电路,从而简化计算机的设计.3.从[y]补求[-y]补的法则是:对[y]补包括符号位:“求反且末位加1”,即可得[-y]补.例:x=+0.1101,y=+0.0110,求x-y=?解:[x]补=0.1101,[y]补=0.0110,[-y]补=[y]补+2-4=1.1001+0.0001=1.1010