2025年QuartusII原理图设计文档.docxVIP

QuartusII原理图设计

实验项目

QuartusII原理图设计

实验目的

学习EDA集成工具软件QuartusII的使用；

2.熟悉基于PLD的EDA设计流程；

3.学会使用原理图设计小型数字电路；

4.掌握对设计进行综合、仿真、指定引脚和配置下载的方法。

实验设备及工具

QuartusII18.1

实验内容与步骤

0、准备工作：创建QuartusII项目菜单“File/NewProjectWizard”,逐步设置：工作目录、项目名和实体名；是否添加设计文件；选择器件；是否使用第三方EDA工具。

1、设计输入：采用原理图输入方式

新建文件（菜单File/New...）?选择原理图文件类型（BlockDiagram/SchematicFile），扩展名*.bdf

放置器件：在原理图的空白处双击鼠标左键（或者工具按钮）-选择元件库-选择元件-双击放置元件

放置端口：input、output

连线：将鼠标移到一个端口，则鼠标自动变为‘?’形状。一直按住鼠标的左键并将鼠标拖到第二个端口。放开左键，一条连接线就画好了。连线需要转折，则松开鼠标按钮，再按下按钮继续拖动即可。

修改端口名称：注意，一个设计中不允许有重复的端口名。

保存文件：最好先建一个子目录，指定文件名，把文件保存在这个目录下。

2、编译、综合

在Processing菜单选择StartCompilation项（或者紫色的编译按钮），则自动进行编译，并且软件左侧出现Status状态窗口，给出编译步骤和执行进度。若设计无错误，则给出编译报告和其他处理步骤的报告。若有错误，则根据错误提示修改设计文件，重新编译。

3、进行仿真：功能仿真、时序仿真

新建“激励信号”的波形文件：（菜单File/New...）?选择波形文件类型（WectorWaveformFile），扩展名*.vwf，打开波形编辑窗口选择要仿真的节点：在“Name”列空白处，右键菜单，如上图所示。选择菜单“InsertNodeorBus...”，在对话框选择“NodesFinder”按钮，根据过滤条件，列出节点名称：List选择节点OK根据需要编辑输入端口“激励信号”的波形，注意：保存波形文件，默认文件名即可。

运行仿真工具：

方法一、在Processing菜单内选择StartSimulation项（或者仿真按钮），自动进行“时序仿真”。

方法二、在Processing菜单内选择SimulatorTool项，可以实现更多的仿真功能（功能仿真、时序仿真；指定仿真时间长度，其他可选项等）。如果仿真没有错误，则完成后自动打开仿真结果的波形窗口（仿真报告窗口）。检查仿真波形是否正确：注意，需要人工判定结果，是否跟设计要求相符。

后需要生成功能仿真网络表。单击“Processing”菜单下的“GenerateFunctionalNetlist”命令后会自动创建功能仿真网络表。完成后会弹出相应提示框，单击“确定”即可。最后进行功能仿真，从图中可以看出仿真后的波形没有延时。

4.硬件测试

分配器件的管脚：通过Assignments/Pins菜单（或者Assignments/PinPlanner，或者Assignments/AssignmentEditor菜单，再选择Pin项），或者指定管脚的按钮，均可打开管脚编辑器。在PinPlanner界面中，通过下拉列表来指定各个管脚的位置。在AssigmentEditor界面中，可以通过下拉列表或者手动输入来指定管脚的位置。注意：保存管脚配置信息。再次编译，检查管脚分配是否有错误！（例如：分配到专用的PLL管脚等）

器件编程：

把设计下载到目标电路上，用实际器件验证设计是否正确。

正确连接下载线：电脑和目标电路板之间。

在Tools菜单内选择Programmer项（或者按钮），出现编程器窗口。

指定下载电缆类型：ByteBlaster、USBBlaster等。

选择下载（配置、烧录）方式：JTAG、AS等

选择下载的目标文件：*.sof、*.pof

勾选“Program/Configure”，CPLD器件可以选择加密器件

点击Start按钮，开始下载

实验结果及结果分析

半加器：

设计原理图：

综合结果：

仿真结果：

分析：A、B输入都为0相加，结果为0，SO输出为0，没有进位，CO输出为0；A输入为0，B输入为1，结果为1，SO输出为1，没有进位，CO输出为0；A输入为1，B输入为0，结果为1，SO输出为1，没有进位，CO输出为0；A输入为1，B输入为1，结果为0，SO输出为0，有进位，CO输出为1

半加器：

设计原理图：

综合结果：

仿真结果：

分析：其中A、B为同位要相加的数，C为进位输入